研究者詳細

顔写真

サトウ　マサユキ
佐藤　雅之
Masayuki Sato
所属
大学院情報科学研究科　情報基礎科学専攻　ソフトウェア科学講座（アーキテクチャ学分野）
職名
准教授
学位

  • 博士（情報科学）（東北大学）

  • 修士（情報科学）（東北大学）

委員歴 9

  • 電子情報通信学会 エレクトロニクスソサイエティ英文論文誌編集委員会　編集委員

    2024年6月 ～ 継続中

  • 情報処理学会東北支部　会計幹事

    2021年 ～ 継続中

  • CANDAR WANC Workshop Committee

    2019年 ～ 継続中

  • CANDAR　Main Symposium Committee Member (Track 2)

    2017年 ～ 継続中

  • 電子情報通信学会　情報・システムソサイエティ英文論文誌編集委員会

    2020年6月 ～ 2024年5月

  • 電子情報通信学会集積回路研究専門委員会　専門委員

    2017年6月 ～ 2023年5月

  • PDCAT　Program Committee

    2022年 ～ 2023年

  • 電子情報通信学会　論文特集号 編集委員

    2021年 ～ 2021年

  • 電子情報通信学会　論文特集号 編集委員

    2019年 ～ 2019年

︎全件表示 ︎最初の5件までを表示

所属学協会 4

  • ACM

  • 電子情報通信学会

  • 情報処理学会

  • IEEE

研究キーワード 1

  • 計算機アーキテクチャ

研究分野 2

  • 情報通信 / 情報ネットワーク /

  • 情報通信 / 計算機システム /

受賞 9

  1. Outstanding Paper Award

    2024年11月　CANDAR 2024　Adaptive Parallelization based on Frame-level and Tile-level Parallelisms for VVC Encoding

  2. Best Paper Award

    2022年12月　PDCAT 2022　A Partitioned Memory Architecture with Prefetching for Efficient Video Encoders

  3. Best Poster Award

    2022年4月　COOL Chips 25　A Shared Cache Architecture for VVC Coding

  4. 研究奨励賞

    2021年12月　石田實記念財団

  5. Best Paper Award

    2020年11月　CANDAR　Combinatorial Clustering based on an Externally-defined One-hot Constraint

  6. 野口研究奨励賞

    2020年6月　情報処理学会東北支部

  7. Best Poster Winner HPC-in-Asia

    2019年6月　ISC High Performance　A Skewed Multi-bank Cache for Vector Processors

  8. Student Session Award (Encouragement Prize)

    2017年8月　IEEE　Early Evaluation of a Heterogeneous Memory Architecture on a Vector Supercomputer

  9. Best Poster Award

    2012年4月　COOLChips XV　A Bypass Mechanism for Way-Adaptable Caches

︎全件表示 ︎最初の5件までを表示

論文 91

  1. A Graph-based Molecular Structure Identification Method via Feature Extraction for Three-dimensional Electron Diffraction Data 査読有り

    Yusuke Fukasawa, Kazuhiko Komatsu, Masayuki Sato, Saori Maki-Yonekura, Hirofumi Kurokawa, Koji Yonekura, Hiroaki Kobayashi

    2024 Twelfth International Symposium on Computing and Networking Workshops (CANDARW)　325-329　2024年11月26日

    出版者・発行元： IEEE

    DOI： 10.1109/candarw64572.2024.00060 　

  2. Adaptive Parallelization based on Frame-level and Tile-level Parallelisms for VVC Encoding 査読有り

    Karin Onouchi, Masayuki Sato, Hiroe Iwasaki, Kazuhiko Komatsu, Hiroaki Kobayashi

    2024 Twelfth International Symposium on Computing and Networking (CANDAR)　87-95　2024年11月26日

    出版者・発行元： IEEE

    DOI： 10.1109/candar64496.2024.00018 　

  3. 画像特徴量を用いたブロック分割によるVVCイントラエンコーダの高速化

    内山力太, 小野内花倫, 丹羽直也, 佐藤雅之, 岩崎裕江, 小林広明

    列/分散/協調処理に関するサマー・ワークショップ(SWoPP2024)　2024年8月

  4. Prediction of Steam Turbine Blade Erosion Using CFD Simulation Data and Hierarchical Machine Learning 査読有り

    Issei Fukamizu, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Journal of Engineering for Gas Turbines and Power　1-10　2024年6月25日

    出版者・発行元： ASME International

    DOI： 10.1115/1.4065815 　

    ISSN：0742-4795

    eISSN：1528-8919

    詳細を見る 詳細を閉じる

    Abstract The information of the degree of blade erosion is vital for the efficient operation of steam turbines. However, it is nearly impossible to directly measure the degree of blade erosion during operation. Moreover, collecting sufficient data of eroded cases for predictive analysis is challenging. Therefore, this paper proposes a blade erosion prediction method using numerical simulation and machine learning. Pressure data of several blade erosion cases are collected from the numerical turbine simulation. The machine learning approach involves training on collected simulation data to predict the degree of erosion for the firststage stator (1S) and the first-stage rotor blade (1R) from internal pressure data. The proposed erosion prediction model employs a two-step hierarchical approach. First, the proposed model predicts the 1S erosion degree using the k-NN (k-Nearest Neighbor) regression. Second, the proposed model estimates the 1R erosion degree with Linear Regression models. These models are tailored for each of the 1S erosion degrees, utilizing pressure data processed through Fast Fourier Transform (FFT). The evaluation shows that the proposed method achieves the prediction of the 1S erosion with a Mean Absolute Error (MAE) of 0.000693 mm, and the 1R erosion with an MAE of 0.458 mm. The evaluation results indicate that the proposed method can accurately capture the degree of turbine blade erosion from internal pressure data. As a result, the proposed method suggests that the erosion prediction method can be effectively used to determine the optimal timing for Maintenance and Repair Operations (MRO).

  5. イジングマシンを用いた救助経路の最適化に関する一検討

    長南 和希, 小松 一彦, 佐藤 雅之, 小林 広明

    情報処理学会 第86回全国大会　2024年3月

  6. 機械学習モデルを用いた断層パラメータ予測に関する一検討

    JEONG SANGUK, 小松 一彦, 佐藤 雅之, 小林 広明

    情報処理学会 第86回全国大会　2024年3月

  7. VVCの高速化のためのフレーム差分画像を用いたブロック分割に関する一検討

    原田 零生, 近藤 嘉昭, 佐藤 雅之, 岩崎 裕江, 小松 一彦, 小林 広明

    情報処理学会 第86回全国大会　2024年3月

  8. 巡回セールスマン問題による並列ベクトルアニーリングの評価

    小野田 誠, 小松 一彦, 伴内 光太郎, 百瀬 真太郎, 佐藤 雅之, 小林 広明

    第193回ハイパフォーマンスコンピューティング研究発表会　2024年3月

  9. A Constraint Partition Method for Combinatorial Optimization Problems 査読有り

    Onoda Makoto, Kazuhiko Komatsu, Masahito Kumagai, Masayuki Sato, Hiroaki Kobayashi

    In Proceedings of 2023 IEEE 16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC)　600　(607)　2023年12月

    DOI： 10.1109/MCSoC60832.2023.00093 　

  10. Appropriate Graph-Algorithm Selection for Edge Devices Using Machine Learning 査読有り

    Yusuke Fukasawa, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    In Proceedings of 2023 IEEE 16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC)　544　(551)　2023年12月

    DOI： 10.1109/MCSoC60832.2023.00086 　

  11. Multi-scale Loss based Electron Microscopic Image Pair Matching Method 査読有り

    Chunting Duan, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    In Proceedings of 22nd IEEE International Conference on Machine Learning and Applications　1957-1964　2023年12月

    DOI： 10.1109/ICMLA58977.2023.00295 　

  12. Performance Evaluation of Tsunami Evacuation Route Planning on Multiple Annealing Machines

    Yihui Liu, Kazuhiko Komatsu, Masahito Kumagai, Masayuki Sato, Hiroaki Kobayashi

    Proceedings of the 20th ACM International Conference on Computing Frontiers　2023年5月9日

    出版者・発行元： ACM

    DOI： 10.1145/3587135.3592193 　

  13. Ising-Based Kernel Clustering 査読有り

    Masahito Kumagai, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Algorithms　16　(4)　214-214　2023年4月19日

    出版者・発行元： MDPI AG

    DOI： 10.3390/a16040214 　

    eISSN：1999-4893

    詳細を見る 詳細を閉じる

    Combinatorial clustering based on the Ising model is drawing attention as a high-quality clustering method. However, conventional Ising-based clustering methods using the Euclidean distance cannot handle irregular data. To overcome this problem, this paper proposes an Ising-based kernel clustering method. The kernel clustering method is designed based on two critical ideas. One is to perform clustering of irregular data by mapping the data onto a high-dimensional feature space by using a kernel trick. The other is the utilization of matrix–matrix calculations in the numerical libraries to accelerate preprocess for annealing. While the conventional Ising-based clustering is not designed to accept the transformed data by the kernel trick, this paper extends the availability of Ising-based clustering to process a distance matrix defined in high-dimensional data space. The proposed method can handle the Gram matrix determined by the kernel method as a high-dimensional distance matrix to handle irregular data. By comparing the proposed Ising-based kernel clustering method with the conventional Euclidean distance-based combinatorial clustering, it is clarified that the quality of the clustering results of the proposed method for irregular data is significantly better than that of the conventional method. Furthermore, the preprocess for annealing by the proposed method using numerical libraries is by a factor of up to 12.4 million × from the conventional naive python’s implementation. Comparisons between Ising-based kernel clustering and kernel K-means reveal that the proposed method has the potential to obtain higher-quality clustering results than the kernel K-means as a representative of the state-of-the-art kernel clustering methods.

  14. A Partitioned Memory Architecture with Prefetching for Efficient Video Encoders 査読有り

    Masayuki Sato, Yuya Omori, Ryusuke Egawa, Ken Nakamura, Daisuke Kobayashi, Hiroe Iwasaki, Kazuhiko Komatsu, Hiroaki Kobayashi

    Parallel and Distributed Computing, Applications and Technologies　288-300　2023年4月8日

    出版者・発行元： Springer Nature Switzerland

    DOI： 10.1007/978-3-031-29927-8_23 　

    ISSN：0302-9743

    eISSN：1611-3349

  15. Page-Address Coalescing of Vector Gather Instructions for Efficient Address Translation 査読有り

    Hikaru Takayashiki, Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    Proceedings of 2022 IEEE/ACM 12th Workshop on Irregular Applications: Architectures and Algorithms (IA3)　1-8　2022年11月

    DOI： 10.1109/IA356718.2022.00007 　

  16. A hierarchical wavefront method for LU-SGS 査読有り

    Kazuhiko Komatsu, Yuta Hougi, Masayuki Sato, Hiroaki Kobayashi

    Computers & Fluids　245　105572-105572　2022年6月

    出版者・発行元： Elsevier BV

    DOI： 10.1016/j.compfluid.2022.105572 　

    ISSN：0045-7930

  17. An Efficient Reference Image Sharing Method for the Image-division Parallel Video Encoding Architecture 査読有り

    Nakamura Ken, Omori Yuya, Kobayashi Daisuke, Nitta Koyo, Sano Kimikazu, Sato Masayuki, Iwasaki Hiroe, Kobayashi Hiroaki

    IEICE Transactions on Electronics　advpub　2022年

    出版者・発行元： The Institute of Electronics, Information and Communication Engineers

    DOI： 10.1587/transele.2022lhp0002 　

    ISSN：0916-8524

    eISSN：1745-1353

    詳細を見る 詳細を閉じる

    This paper proposes an efficient reference image sharing method for the image-division parallel video encoding architecture. This method efficiently reduces the amount of data transfer by using pre-transfer with area prediction and on-demand transfer with a transfer management table. Experimental results show that the data transfer can be reduced to 19.8-35.3% of the conventional method on average without major degradation of coding performance. This makes it possible to reduce the required bandwidth of the inter-chip transfer interface by saving the amount of data transfer.

  18. A Metadata Prefetching Mechanism for Hybrid Memory Architectures 査読有り

    Shunsuke TSUKADA, Hikaru TAKAYASHIKI, Masayuki SATO, Kazuhiko KOMATSU, Hiroaki KOBAYASHI

    IEICE Transactions on Electronics　E105.C　(6)　232-243　2022年

    出版者・発行元： Institute of Electronics, Information and Communications Engineers (IEICE)

    DOI： 10.1587/transele.2021lhp0004 　

    ISSN：0916-8524

    eISSN：1745-1353

  19. Detection of Machinery Failure Signs From Big Time-Series Data Obtained by Flow Simulation of Intermediate-Pressure Steam Turbines 査読有り

    Kazuhiko Komatsu, Hironori Miyazawa, Cheng Yiran, Masayuki Sato, Takashi Furusawa, Satoru Yamamoto, Hiroaki Kobayashi

    Journal of Engineering for Gas Turbines and Power　144　(1)　2022年1月1日

    出版者・発行元： ASME International

    DOI： 10.1115/1.4052142 　

    ISSN：0742-4795

    eISSN：1528-8919

  20. A dynamic parameter tuning method for SpMM parallel execution 査読有り

    Bin Qi, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Concurrency and Computation: Practice and Experience　2021年12月9日

    出版者・発行元： Wiley

    DOI： 10.1002/cpe.6755 　

    ISSN：1532-0626

    eISSN：1532-0634

  21. Ising-Based Combinatorial Clustering Using the Kernel Method 査読有り

    Masahito Kumagai, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    2021 IEEE 14th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC)　2021年12月

    出版者・発行元： IEEE

    DOI： 10.1109/mcsoc51149.2021.00037 　

  22. Optimizations of a Linear Matrix Solver in a Composite Simulation for a Vector Computer 査読有り

    He Zhilin, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Proceedings of the 12th International Symposium on Parallel Architectures, Algorithms and Programming (PAAP)　2021年12月

  23. An Externally-Constrained Ising Clustering Method for Material Informatics 査読有り

    Kazuhiko Komatsu, Masahito Kumagai, Ji Qi, Masayuki Sato, Hiroaki Kobayashi

    2021 Ninth International Symposium on Computing and Networking Workshops (CANDARW)　2021年11月

    出版者・発行元： IEEE

    DOI： 10.1109/candarw53999.2021.00040 　

  24. Register Flush-free Runahead Execution for Modern Vector Processors 査読有り

    Hikaru Takayashiki, Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBAC-PAD)　2021年10月

    出版者・発行元： IEEE

    DOI： 10.1109/sbac-pad53543.2021.00023 　

  25. Performance and Power Analysis of a Vector Computing System 査読有り

    Komatsu, Kazuhiko, Akito Onodera, Erich Focht, Soya Fujimoto, Yoko Isobe, Shintaro Momose, Masayuki Sato, Hiroaki Kobayashi

    Supercomputing Frontiers and Innovations　8　(2)　2021年6月

    出版者・発行元： FSAEIHE South Ural State University (National Research University)

    DOI： 10.14529/jsfi210205 　

    ISSN：2313-8734

  26. Optimizing Load Balance in a Parallel CFD Code for a Large-scale Turbine Simulation on a Vector Supercomputer 査読有り

    Osamu Watanabe, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Supercomputing Frontiers and Innovations　8　(2)　2021年6月

    出版者・発行元： FSAEIHE South Ural State University (National Research University)

    DOI： 10.14529/jsfi210207 　

    ISSN：2313-8734

  27. A Processor Selection Method based on Execution Time Estimation for Machine Learning Programs 査読有り

    Kou Murakami, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    2021 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)　2021年6月

    出版者・発行元： IEEE

    DOI： 10.1109/ipdpsw52791.2021.00116 　

  28. A Metadata Prefetching Mechanism for Hybrid Memory Architectures 査読有り

    Shunsuke Tsukada, Hikaru Takayashiki, Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    2021 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS)　2021年4月14日

    出版者・発行元： IEEE

    DOI： 10.1109/coolchips52128.2021.9410321 　

  29. Efficient Mixed-Precision Tall-and-Skinny Matrix-Matrix Multiplication for GPUs 査読有り

    Hao Tang, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    International Journal of Networking and Computing　11　(2)　267-282　2021年

    出版者・発行元： IJNC Editorial Committee

    DOI： 10.15803/ijnc.11.2_267 　

    ISSN：2185-2839

    eISSN：2185-2847

  30. An External Definition of the One-Hot Constraint and Fast QUBO Generation for High-Performance Combinatorial Clustering 査読有り

    Masahito Kumagai, Kazuhiko Komatsu, Fumiyo Takano, Takuya Araki, Masayuki Sato, Hiroaki Kobayashi

    International Journal of Networking and Computing　11　(2)　463-491　2021年

    出版者・発行元： IJNC Editorial Committee

    DOI： 10.15803/ijnc.11.2_463 　

    ISSN：2185-2839

    eISSN：2185-2847

  31. Optimization of the Himeno Benchmark for SX-Aurora TSUBASA 査読有り

    Akito Onodera, Kazuhiko Komatsu, Soya Fujimoto, Yoko Isobe, Masayuki Sato, Hiroaki Kobayashi

    Benchmarking, Measuring, and Optimizing　127-143　2021年

    出版者・発行元： Springer International Publishing

    DOI： 10.1007/978-3-030-71058-3_8 　

    ISSN：0302-9743

    eISSN：1611-3349

  32. A Deep Reinforcement Learning Based Feature Selector 査読有り

    Yiran Cheng, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Parallel Architectures, Algorithms and Programming　378-389　2021年

    出版者・発行元： Springer Singapore

    DOI： 10.1007/978-981-16-0010-4_33 　

    ISSN：1865-0929

    eISSN：1865-0937

  33. A Dynamic Parameter Tuning Method for High Performance SpMM 査読有り

    Bin Qi, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    Parallel and Distributed Computing, Applications and Technologies　318-329　2021年

    出版者・発行元： Springer International Publishing

    DOI： 10.1007/978-3-030-69244-5_28 　

    ISSN：0302-9743

    eISSN：1611-3349

  34. An Efficient Skinny Matrix-Matrix Multiplication Method by Folding Input Matrices into Tensor Core Operations 査読有り

    Hao Tang, Kazuhiko Komatsu, Masayuki Sato, Hiroaki Kobayashi

    2020 Eighth International Symposium on Computing and Networking Workshops (CANDARW)　2020年11月

    出版者・発行元： IEEE

    DOI： 10.1109/candarw51189.2020.00041 　

  35. Combinatorial Clustering Based on an Externally-Defined One-Hot Constraint 査読有り

    Masahito Kumagai, Kazuhiko Komatsu, Fumiyo Takano, Takuya Araki, Masayuki Sato, Hiroaki Kobayashi

    2020 Eighth International Symposium on Computing and Networking (CANDAR)　2020年11月

    出版者・発行元： IEEE

    DOI： 10.1109/candar51075.2020.00015 　

  36. Importance of Selecting Data Layouts in the Tsunami Simulation Code 査読有り

    Takumi Kishitani, Kazuhiko Komatsu, Masayuki Sato, Akihiro Musa, Hiroaki Kobayashi

    2020 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)　2020年5月

    出版者・発行元： IEEE

    DOI： 10.1109/ipdpsw50202.2020.00140 　

  37. Energy-efficient Design of an STT-RAM-based Hybrid Cache Architecture 査読有り

    Masayuki Sato, Xue Hao, Kazuhiko Komatsu, Hiroaki Kobayashi

    2020 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS)　2020年4月

    出版者・発行元： IEEE

    DOI： 10.1109/coolchips49199.2020.9097643 　

  38. An Energy-aware Dynamic Data Allocation Mechanism for Many-channel Memory Systems 査読有り

    Supercomputing Frontiers and Innovations　6　(4)　2019年12月

    出版者・発行元： FSAEIHE South Ural State University (National Research University)

    DOI： 10.14529/jsfi190401 　

    ISSN：2313-8734

  39. A Skewed Multi-banked Cache for Many-core Vector Processors 査読有り

    Hikaru Takayashiki, Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    Supercomputing Frontiers and Innovations　6　(3)　86-101　2019年9月

    出版者・発行元： FSAEIHE South Ural State University (National Research University)

    DOI： 10.14529/jsfi190305 　

    ISSN：2313-8734

  40. A layer-adaptable cache hierarchy by a multiple-layer bypass mechanism

    Ryusuke Egawa, Ryoma Saito, Masayuki Sato, Hiroaki Kobayashi

    PervasiveHealth: Pervasive Computing Technologies for Healthcare　2019年6月6日

    出版者・発行元： ICST

    DOI： 10.1145/3337801.3337820 　

    ISSN：2153-1633

  41. A Hardware Prefetching Mechanism for Vector Gather Instructions. 査読有り

    Hikaru Takayashiki, Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    IEEE/ACM 9th Workshop on Irregular Applications: Architectures and Algorithms (IA3)　59-66　2019年

    出版者・発行元： IEEE

    DOI： 10.1109/IA349570.2019.00015 　

  42. An Appropriate Computing System and Its System Parameters Selection Based on Bottleneck Prediction of Applications. 査読有り

    Kazuhiko Komatsu, Takumi Kishitani, Masayuki Sato, Hiroaki Kobayashi

    In Proceedings of the Fourteenth International Workshop on Automatic Performance Tuning　768-777　2019年

    出版者・発行元： IEEE

    DOI： 10.1109/IPDPSW.2019.00127 　

  43. Perceptron-based Cache Bypassing for Way-Adaptable Caches 査読有り

    Masayuki Sato, Yongcheng Chen, Haruya Kikuchi, Kazuhiko Komatsu, Hiroaki Kobayashi

    2019 IEEE SYMPOSIUM IN LOW-POWER AND HIGH-SPEED CHIPS (COOL CHIPS 22)　1-3　2019年

    DOI： 10.1109/CoolChips.2019.8721331 　

    ISSN：2473-4683

  44. Optimizing Memory Layout of Hyperplane Ordering for Vector Supercomputer SX-Aurora TSUBASA 査読有り

    Osamu Watanabe, Yuta Hougi, Kazuhiko Komatsu, Masayuki Sato, Akihiro Musa, Hiroaki Kobayashi

    PROCEEDINGS OF MCHPC'19: 2019 IEEE/ACM WORKSHOP ON MEMORY CENTRIC HIGH PERFORMANCE COMPUTING (MCHPC)　25-32　2019年

    DOI： 10.1109/MCHPC49590.2019.00011 　

  45. Performance Evaluation of Tsunami Inundation Simulation on SX-Aurora TSUBASA. 査読有り

    Akihiro Musa, Takashi Abe, Takumi Kishitani, Takuya Inoue, Masayuki Sato, Kazuhiko Komatsu, Yoichi Murashima, Shunichi Koshimura, Hiroaki Kobayashi

    Computational Science - ICCS 2019 - 19th International Conference, Faro, Portugal, June 12-14, 2019, Proceedings, Part II　363-376　2019年

    出版者・発行元： Springer

    DOI： 10.1007/978-3-030-22741-8_26 　

  46. An Adjacent-Line-Merging Writeback Scheme for STT-RAM-Based Last-Level Caches 査読有り

    Sato, M., Shoji, Y., Sakai, Z., Egawa, R., Kobayashi, H.

    IEEE Transactions on Multi-Scale Computing Systems　4　(4)　593-604　2018年10月1日

    出版者・発行元： Institute of Electrical and Electronics Engineers ({IEEE})

    DOI： 10.1109/TMSCS.2018.2827955 　

  47. メニーコアプロセッサのためのパラメータチューニング時間削減手法

    岸谷 拓海, 小松 一彦, 撫佐 昭裕, 佐藤 雅之, 小林 広明

    並列／分散／協調処理に関する『熊本』サマー・ワークショップ　2018年7月

  48. マルチベクトルコアプロセッサの共有キャッシュ構成に関する一検討,

    高屋敷 光, 佐藤 雅之, 小松 一彦, 江川 隆輔, 小林 広明

    並列／分散／協調処理に関する『熊本』サマー・ワークショップ　2018年7月

  49. An energy-aware set-level refreshing mechanism for eDRAM last-level caches 査読有り

    Masayuki Sato, Zehua Li, Ryusuke Egawa, Hiroaki Kobayashi

    21st IEEE Symposium on Low-Power and High-Speed Chips and Systems, COOL Chips 2018 - Proceedings　1-3　2018年6月5日

    出版者・発行元： Institute of Electrical and Electronics Engineers Inc.

    DOI： 10.1109/CoolChips.2018.8373082 　

  50. Performance Evaluation of a Real-Time Tsunami Inundation Forecast System on Modern Supercomputers 査読有り

    Akihiro Musa, Takumi Kishitani, Takuya Inoue, Hiroaki Hokari, Masayuki Sato, Kazuhiko Komatsu, Yoichi Murashima, Shunichi Koshimura, Hiroaki Kobayashi

    15th Annual Meeting Asia Oceania Geoscience Society　2018年6月

    DOI： 10.20965/jdr.2018.p0234 　

  51. Early Evaluation of a New Vector Processor SX-Aurora TSUBASA 査読有り

    Kazuhiko Komatsu, Shintaro Momose, Yoko Isobe, Masayuki Sato, Akihiro Musa, Hiroaki Kobayashi

    Poster Proceedings of International Supercomputing Conference　2018年6月

  52. Search Space Reduction for Parameter Tuning of a Tsunami Simulation on the Intel Knights Landing Processor 査読有り

    Kazuhiko Komatsu, Takumi Kishitani, Masayuki Sato, Akihiro Musa, Hiroaki Kobayashi

    2018 IEEE 12TH INTERNATIONAL SYMPOSIUM ON EMBEDDED MULTICORE/MANY-CORE SYSTEMS-ON-CHIP (MCSOC 2018)　117-124　2018年

    DOI： 10.1109/MCSoC2018.2018.00030 　

  53. Performance Evaluation of a Vector Supercomputer SX-Aurora TSUBASA 査読有り

    Kazuhiko Komatsu, Shintaro Momose, Yoko Isobe, Osamu Watanabe, Akihiro Musa, Mitsuo Yokokawa, Toshikazu Aoyama, Masayuki Sato, Hiroaki Kobayashi

    PROCEEDINGS OF THE INTERNATIONAL CONFERENCE FOR HIGH PERFORMANCE COMPUTING, NETWORKING, STORAGE, AND ANALYSIS (SC'18)　2018年

  54. A Multiple-layer Bypass Mechanism for Energy-Efficient Computing 査読有り

    Ryusuke Egawa, Masayuki Sato, Ryoma Saito, Hiroaki Kobayashi

    In Proceedings of 26th Workshop on Sustained Simulation Performance　2017年10月

  55. Early Evaluation of a Heterogeneous Memory Architecture on a Vector Supercomputer

    Ryosuke Sato, Masayuki Sato, Ryusuke Egawa, Hiroaki Kobayashi

    Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers　2017　20-20　2017年8月

    出版者・発行元： 電気関係学会東北支部連合大会実行委員会

    DOI： 10.11528/tsjc.2017.0_20 　

  56. A power-aware LLC control mechanism for the 3D-stacked memory system 査読有り

    Ryusuke Egawa, Wataru Uno, Masayuki Sato, Hiroaki Kobayashi, Jubee Tada

    2016 IEEE International 3D Systems Integration Conference, 3DIC 2016　2017年7月5日

    出版者・発行元： Institute of Electrical and Electronics Engineers Inc.

    DOI： 10.1109/3DIC.2016.7970034 　

  57. An Adaptive Demotion Policy for High-Associativity Caches 査読有り

    Jubee Tada, Masayuki Sato, Ryusuke Egawa

    ACM International Conference Proceeding Series　2017年6月7日

    出版者・発行元： Association for Computing Machinery

    DOI： 10.1145/3120895.3120906 　

  58. An Adjacent-Line-Merging Writeback Scheme for STT-RAM Last-Level Caches 査読有り

    Masayuki Sato, Zentaro Sakai, Ryusuke Egawa, Hiroaki Kobayashi

    2017 IEEE SYMPOSIUM IN LOW-POWER AND HIGH-SPEED CHIPS (COOL CHIPS)　2017年

    DOI： 10.1109/CoolChips.2017.7946380 　

    ISSN：2473-4683

  59. An Application-adaptive Data Allocation Method for Multi-channel Memory 査読有り

    Takuya Toyoshima, Masayuki Sato, Ryusuke Egawa, Hiroaki Kobayashi

    2017 IEEE SYMPOSIUM IN LOW-POWER AND HIGH-SPEED CHIPS (COOL CHIPS)　2017年

    DOI： 10.1109/CoolChips.2017.7946381 　

    ISSN：2473-4683

  60. 高バンド幅メモリのための省電力データ配置手法に関する研究

    豊嶋 拓也, 佐藤 雅之, 江川 隆輔, 小林 広明

    東北支部大会連合大会予稿集　2016　39-39　2016年8月

    出版者・発行元： 電気関係学会東北支部連合大会実行委員会

    DOI： 10.11528/tsjc.2016.0_39 　

  61. A Power-Performance Tradeoff of HBM by Limiting Access Channels 査読有り

    Takuya Toyoshima, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Proceedings of IEEE Symposium on Low-Power and High-Speed Chips　2016年4月

  62. アプリケーション適応型キャッシュリサイズのためのバイパス機構 査読有り

    佐藤 雅之, 高井 拓実, 江川 隆輔, 滝沢 寛之, 小林 広明

    電子情報通信学会論文誌　J99-D　(3)　2016年3月

  63. A Cache Partitioning Mechanism to Protect Shared Data for CMPs 査読有り

    Masayuki Sato, Shin Nishimura, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2016 IEEE SYMPOSIUM IN LOW-POWER AND HIGH-SPEED CHIPS (COOL CHIPS XIX)　2016年

    DOI： 10.1109/CoolChips.2016.7503674 　

    ISSN：2473-4683

  64. 三次元積層時代における高電力効率メモリ階層設計

    宇野 渉, 佐藤 雅之, 江川 隆輔, 小林 広明

    信学技報　115　(271)　19-24　2015年10月

    出版者・発行元： 電子情報通信学会

    ISSN：0913-5685

  65. マルチコアプロセッサのためのスレッド間共有データを考慮したキャッシュ機構

    西村 秦, 佐藤 雅之, 江川 隆輔, 小林 広明

    研究報告計算機アーキテクチャ（ARC）　2015-ARC-216　(38)　1-8　2015年8月

  66. FLEXII: A Flexible Insertion Policy for Dynamic Cache Resizing Mechanisms 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    IEICE TRANSACTIONS ON ELECTRONICS　E98C　(7)　550-558　2015年7月

    DOI： 10.1587/transele.E98.C.550 　

    ISSN：1745-1353

  67. A Data Management Policy for Energy-Efficient Cache Mechanisms

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Sustained Simulation Performance 2015　61-75　2015年

    DOI： 10.1007/978-3-319-20340-9_6 　

  68. An Energy-Efficient Dynamic Memory Address Mapping Mechanism 査読有り

    Masayuki Sato, Chengguang Han, Kazuhiko Komatsu, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2015 IEEE SYMPOSIUM ON LOW-POWER AND HIGH-SPEED CHIPS　1-3　2015年

    DOI： 10.1109/CoolChips.2015.7158660 　

  69. MVP-Cache: A Multi-Banked Cache Memory for Energy-Efficient Vector Processing of Multimedia Applications 査読有り

    Ye Gao, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS　E97D　(11)　2835-2843　2014年11月

    DOI： 10.1587/transinf.2014EDP7227 　

    ISSN：1745-1361

  70. High-Performance and Low-Power Memory Hierarchy toward Next-Generation Extreme Computing

    Masayuki Sato

    ATIP Workshop: Japanese Research Toward Next-Generation Extreme Computing　2014年11月

  71. ベクトル型メディアプロセッサの低消費電力化に関する研究

    宇野 渉, 高 也, 佐藤 雅之, 江川 隆輔, 滝沢 寛之, 小林 広明

    電気関係学会東北支部連合大会予稿集　2014年8月

  72. キャッシュメモリにおけるスレッド間共有データの管理に関する研究

    西村 秦, 佐藤 雅之, 江川 隆輔, 滝沢 寛之, 小林 広明

    電気関係学会東北支部連合大会予稿集　2014年8月

  73. An Energy Optimization Method for Vector Processing Mechanisms 査読有り

    Ye Gao, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2014 IEEE COOL CHIPS XVII　1-3　2014年

    DOI： 10.1109/CoolChips.2014.6842957 　

    ISSN：2473-4683

  74. On-Chip Checkpointing with 3D-Stacked Memories 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2014 INTERNATIONAL 3D SYSTEMS INTEGRATION CONFERENCE (3DIC)　2014年

    DOI： 10.1109/3DIC.2014.7152173 　

    ISSN：2164-0157

  75. A Capacity-Aware Thread Scheduling Method Combined with Cache Partitioning to Reduce Inter-Thread Cache Conflicts 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS　E96D　(9)　2047-2054　2013年9月

    DOI： 10.1587/transinf.E96.D.2047 　

    ISSN：1745-1361

  76. ブロックバイパス機構によるキャッシュのエネルギ効率化に関する研究

    高井 拓実, 佐藤 雅之, 江川 隆輔, 滝沢 寛之, 小林 広明

    並列/分散/協調処理に関する「北九州」サマー・ワークショップ (SWoPP2013)　1-9　2013年7月

  77. 複合システムにおけるチェックポイントリスタート 招待有り

    滝沢寛之, 佐藤雅之, 江川隆輔, 小林広明

    日本信頼性学会誌 : 信頼性　35　(8)　515　2013年

    DOI： 10.11348/reajshinrai.35.8_515 　

  78. A Flexible Insertion Policy for Dynamic Cache Resizing Mechanisms 査読有り

    Masayuki Sato, Yusuke Tobo, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2013 IEEE COOL CHIPS XVI (COOL CHIPS)　1-3　2013年

    DOI： 10.1109/CoolChips.2013.6547923 　

    ISSN：2473-4683

  79. Vertically Integrated Processor and Memory Module Design for Vector Supercomputers 査読有り

    Ryusuke Egawa, Masayuki Sato, Jubee Tada, Hiroaki Kobayashi

    2013 IEEE INTERNATIONAL 3D SYSTEMS INTEGRATION CONFERENCE (3DIC)　1-6　2013年

    DOI： 10.1109/3DIC.2013.6702377 　

    ISSN：2164-0157

  80. ウェイ適応型キャッシュの高エネルギ効率化のためのデッドブロック早期追い出しポリシ 査読有り

    東方 雄亮, 佐藤 雅之, 江川 隆輔, 滝沢 寛之, 小林 広明

    先進的計算基盤シンポジウムSACSIS2012　2012　4-5　2012年5月

  81. A Bypass Mechanism for Way-Adaptable Caches 査読有り

    Takumi Takai, Yusuke Tobo, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Poster Proceedings of COOLChips XV　1　2012年4月

  82. A capacity-efficient insertion policy for dynamic cache resizing mechanisms 査読有り

    Masayuki Sato, Yusuke Tobo, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    CF '12 - Proceedings of the ACM Computing Frontiers Conference　265-267　2012年

    DOI： 10.1145/2212908.2212949 　

  83. ウェイ適応型キャッシュのための低消費エネルギ指向挿入ポリシ 査読有り

    東方 雄亮, 佐藤 雅之, 江川 隆輔, 滝沢 寛之, 小林 広明

    先進的計算基盤シンポジウムSACSIS2011　2011　213-214　2011年5月

  84. Power-aware insertion policy for the way-adaptable caches 査読有り

    Yusuke Tobo, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    IEEE COOL Chips XIV　2011年4月

  85. A Power-Aware Insertion Policy for the Way-Adaptable Cache Mechanism 査読有り

    Yusuke Tobo, Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Poster Proceedings of COOLChips XIV　1　2011年4月

  86. A Majority-Based Control Scheme for Way-Adaptable Caches 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    FACING THE MULTICORE-CHALLENGE: ASPECTS OF NEW PARADIGMS AND TECHNOLOGIES IN PARALLEL COMPUTING　6310　16-+　2010年

    DOI： 10.1007/978-3-642-16233-6_5 　

    ISSN：0302-9743

    eISSN：1611-3349

  87. A Voting-Based Working Set Assessment Scheme for Dynamic Cache Resizing Mechanisms 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    2010 IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN　98-105　2010年

    DOI： 10.1109/ICCD.2010.5647599 　

    ISSN：1063-6404

  88. Working Sets based Thread Scheduling with Cache Partitioning 査読有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Poster Abstracts of The Eighteenth International Conference on Parallel Architecture and Compilation Techniques　12　2009年9月

  89. ワーキングセット評価に基づくスレッドスケジューリング

    佐藤 雅之, 小寺 功, 江川 隆輔, 滝沢 寛之, 小林 広明

    並列/分散/協調処理に関する「仙台」サマー・ワークショップ (SWoPP仙台2009)　1-10　2009年8月

  90. A Cache-Aware Thread Scheduling Policy for Multi-Core Processors 査読有り

    Masayuki Sato, Isao Kotera, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    Proceedings of the IASTED International Conference on Parallel and Distributed Computing and Networks　109-114　2009年2月

  91. SMTプロセッサの実行時性能予測のためのハードウェアリソース競合解析 査読有り

    佐藤 雅之, 船矢 祐介, 小寺 功, 滝沢 寛之, 小林 広明

    第6回情報科学技術フォーラム(FIT2007)情報科学技術レターズ　67-70　2007年9月

︎全件表示 ︎最初の5件までを表示

MISC 1

  1. リアルタイム津波浸水被害推計シミュレーションの性能評価

    撫佐 昭裕, 岸谷 拓海, 阿部 孝志, 佐藤 佳彦, 田野 邊睦, 鈴木 崇之, 村嶋 陽一, 佐藤 雅之, 小松 一彦, 伊達 進, 越村 俊一, 小林 広明

    SENAC : 東北大学大型計算機センター広報　53　(2)　10-18　2020年4月

    出版者・発行元： 東北大学サイバーサイエンスセンター

    ISSN： 0286-7419

講演・口頭発表等 4

  1. MICRO 2024における研究動向 招待有り

    佐藤 雅之

    第66回AIチップ設計拠点フォーラム　2024年12月27日

  2. Analysis of Memory Systems of Clustered Architecture 招待有り

    Masayuki Sato, Kazuhiko Komatsu, Hiroaki Kobayashi

    36th Workshop on Sustained Simulation Performance　2023年12月

  3. A Multiple-layer Bypass Mechanism for Energy Efficient Computing 招待有り

    Ryusuke Egawa, Masayuki Sato, Ryoma Saito, Hiroaki Kobayashi

    26th Workshop on Sustained Simulation Performance　2017年10月

  4. Energy-efficient Memory Hierarchy toward Future Computing Systems 招待有り

    Masayuki Sato, Ryusuke Egawa, Hiroyuki Takizawa, Hiroaki Kobayashi

    21st Workshop on Sustained Simulation Performance　2015年2月

産業財産権 4

  1. 映像符号化装置用キャッシュメモリ

    大森 優也, 佐藤 雅之, 江川 隆輔, 小林 広明, 中村 健, 小林 大祐, 岩崎 裕江

    特許7425446

    産業財産権の種類: 特許権

  2. 映像符号化装置用キャッシュメモリ

    大森 優也, 江川 隆輔, 佐藤 雅之, 小林 広明, 中村 健, 小林 大祐, 岩崎 裕江

    特許7406206

    産業財産権の種類: 特許権

  3. 映像符号化装置用キャッシュメモリ

    大森 優也, 江川 隆輔, 佐藤 雅之, 小林 広明, 中村 健, 小林 大祐, 岩崎 裕江

    特許7416380

    産業財産権の種類: 特許権

  4. 多階層キャッシュメ モリの制御方法，及び多階層キャッシュメモリの制御プログラム

    大森 優也, 大西 隆之, 岩崎 裕江, 清水 淳, 江川 隆 輔, 佐藤 雅之, 小林 広明

    特許7142289

    産業財産権の種類: 特許権

共同研究・競争的資金等の研究課題 9

  1. 量子・古典ハイブリッド計算によるソフトマテリアル研究開発デジタルツインの創成

    小林 広明, 撫佐 昭裕, 阿部 圭晃, 佐藤 雅之, 小松 一彦, 菊川 豪太

    2024年4月1日 ～ 2028年3月31日

  2. 大規模量子コンピューティングによる新計算原理計算基盤の創生

    小松 一彦, 小林 広明, 佐藤 雅之, 百瀬 真太郎

    2023年4月 ～ 2028年3月

  3. 最新符号化VVC/H.266を用いたリアルアイム映像符号化技術の開拓とその応用

    岩崎 裕江, 小林 広明, 佐藤 雅之, 新田 高庸, 江川 隆輔

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research

    研究種目：Grant-in-Aid for Scientific Research (B)

    研究機関：Tokyo University of Agriculture and Technology

    2022年4月1日 ～ 2025年3月31日

  4. 量子アニーリングが拓く高性能マテリアルインフォマティクス基盤の新展開

    小林 広明, 撫佐 昭裕, 阿部 圭晃, 岡部 朋永, 佐藤 雅之, 小松 一彦, 大関 真之, 菊川 豪太, 觀山 正道

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (A)

    研究種目：Grant-in-Aid for Scientific Research (A)

    研究機関：Tohoku University

    2019年4月1日 ～ 2023年3月31日

    詳細を見る 詳細を閉じる

    本研究では、高分子材料設計と高性能計算基盤の2つのグループを構成して研究を行った。高分子材料設計グループでは、航空機構造材料として用いられる架橋高分子材料の架橋ネットワーク構造の形成と硬化後の材料物性評価のために、量子化学計算の反応パラメータを導入した反応モデルをMDシミュレーションに取り入れた。これを用いて硬化反応後の材料に対する物性解析を行った結果、ヤング率や熱伝導率について、実験値を高い精度で予測できることがわかった。高性能情報処理基盤グループでは、まず、MDシミュレーションの高速化を行った。ベクトル型スーパーコンピュータSX-Aurora TSUBASAを用いて、プログラムの演算特性を解析した結果、FFT処理とEwald法の処理の演算コストが高いことが判明した。FFTについてはベクトル演算の効率が高い一次元多重FFTを導入し、Ewald法はベクトル化率を向上させる実装方式を考案した。その結果、それぞれの演算性能が20倍と7倍に向上した。逆問題解析基盤の実現のためには、ベイズ的最適化と量子アニーラによるサンプリングを組み合わせたブラックボックス最適化の実装と評価を行った。量子アニーラの極めて短時間で大量の候補解のサンプリング能力が、明示的に目的関数が与えられていない最適化においても有効であることが確認できた。さらに、新規アルゴリズムの開発により量子アニーラで扱える問題規模を大きくすることができるようになった。また、無数の候補材料の組み合わせの中から、高速に目的に適した材料物質を選定する、高性能大規模データクラスタリング技術の検討を行った。その結果、量子アニーリングによる凝集型階層クラスタリング法は最適なクラスタ数が不明なデータに対して威力を発揮する一方、最適クラスタ数が決定している場合には従来の古典的アルゴリズムによるクラスタリング法が優れていることを明らかにした。

  5. 複合型メインメモリのための次世代型メモリ管理方式の創出

    佐藤 雅之

    2019年4月1日 ～ 2023年3月31日

    詳細を見る 詳細を閉じる

    次世代のメモリシステムとして，高バンド幅積層メモリモジュールと大容量外部メモリモジュールを併用した複合型メインメモリが注目されている．一方で，複合型メインメモリでは，2つのモジュールに分けて保存されるデータをアプリケーションの実行状況に合わせてどう管理するかが性能向上や低消費電力化への課題となる．このことから，複合型メインメモリが将来主流になることを見据え，高効率なデータ管理方式を実現することを目的とし，研究を遂行してきた． 本年度は特にアーキテクチャレベルによる高性能・低消費電力なメモリ管理機構に取り組んだ．特に，複合型メインメモリのための低オーバーヘッドメモリ管理戦略に関する管理方式の具体的な手法について検討を行った．本複合型メインメモリでは広いメモリ空間を管理するためのメタデータ保持コストを抑制しつつ，実行時の性能・電力オーバーヘッドを削減する必要がある．そこで，昨年度から継続していたメタデータに対するアクセスパターンの分析を詳細化した．その結果，少なくないアプリケーションにおいて，現在のアクセスと次のアクセスのメモリ空間上での相対的な位置関係が規則的である性質を明らかにした．さらに，近い将来にアクセスされるメタデータを事前にメモリコントローラ内のメタデータキャッシュにプリフェッチする機構の設計を行った．本機構は，メモリ空間上のある位置にアクセスが発生した場合，上記の性質に基づき次のアクセスの相対的な位置を予測し，その位置に関するメタデータをメタデータキャッシュにプリフェッチする．本機構によりメモリコントローラ内でのメタデータ保持コストを削減しつつ，メモリアクセスレイテンシを削減することが可能である．

  6. ポストCMOSデバイスを用いたマイクロプロセッサの設計空間探索

    江川 隆輔, 小林 広明, 滝沢 寛之, 多田 十兵衛, 佐藤 雅之, 宇野 渉, 豊嶋 拓也, 坂井 然太郎, 小笠原 大輔

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Challenging Exploratory Research

    研究種目：Grant-in-Aid for Challenging Exploratory Research

    研究機関：Tohoku University

    2015年4月1日 ～ 2018年3月31日

    詳細を見る 詳細を閉じる

    本研究では，2025年頃に実用化が期待されている新規デバイス技術を用いた高エネルギ効率マイクロプロセッサの実現を目的に，新規デバイスを用いた回路設計，メモリサブシステムに関する研究に取り組んだ．回路設計に関してはCNFETを用いたウェーブパイプライン化回路の設計手法に取り組んだ．また，メモリサブシステムに関しては，3次元積層技術，STT-RAMに着目し，将来のメモリサブシステムにおけるキャッシュバイパス機構，マルチバンクメモリのための省電力データ配置手法，ラストレベルキャッシュ(LLC)の低消費電力管理機構に関する研究に取り組み，シミュレーションによりその有効性を明らかにしている．

  7. メニーチャネルメモリ時代に向けた高性能・低消費電力メモリ管理手法の創出 競争的資金

    佐藤 雅之

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Research Activity Start-up

    研究種目：Grant-in-Aid for Research Activity Start-up

    研究機関：Tohoku University

    2016年 ～ 2018年

    詳細を見る 詳細を閉じる

    メニーチャネルメモリの高性能・低消費電力化を目的とし，メモリの低消費電力モードへの遷移を促進するためのアドレスマッピング手法と，その切り替えを実現するためのメモリコントローラ機構を提案した． アドレスマッピング手法は物理アドレスからチャネルアドレスを取得する際のビット数を変更することにより，アクセスされるチャネル数を限定し，性能と消費電力のトレードオフを選択可能とした． メモリコントローラ機構は，現実的なコストでアドレスマッピング手法の切り替えを管理し，アプリケーション実行中の動的に切り替え時にマッピングの一貫性を維持するデータマイグレーションを可能とした．

  8. 5.5次元設計時代のグリーンマイクロアーキテクチャの創成

    江川 隆輔, 多田 十兵衛, 小林 広明, 滝沢 寛之, 佐藤 雅之, 宇野 渉, 西村 秦, 細川 麿生, 豊嶋 拓也

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)

    研究種目：Grant-in-Aid for Scientific Research (B)

    研究機関：Tohoku University

    2014年4月1日 ～ 2017年3月31日

    詳細を見る 詳細を閉じる

    本研究は，ムーアの法則終焉後のプロセッサ設計を支えることが期待されている2.5次元，および3次元実装技術，それぞれの潜在能力を十二分に引き出し，現存プロセッサを凌駕する電力効率を実現可能なマイクロアーキテクチャの実現を目指す．具体的には，微細化のみに頼らないオーバー・ザ・ムーア時代を見据え，垂直配線を積極的に利用するプロセッサ設計の要素技術に関する研究を推進した．細粒度から粗粒度まで様々な設計粒度における積層技術の有効性検討を通して，性能．・電力・コストのトレードオフを考慮しながら適材適所でTSVを活用することで，プロセッサ・システムの電力効率を飛躍的に向上可能であることを明らかにした．

  9. ハードウェア・ソフトウェア協調型高効率マルチスレッドスケジューリングに関する研究

    小林 広明, 中村 維男, 鈴木 健一, 滝沢 寛之, 江川 隆輔, 佐藤 幸紀, 小寺 功, 船矢 祐介, 佐藤 雅之, 中村 維男, 鈴木 健一, 滝沢 寛之, 江川 隆輔, 佐藤 幸紀

    提供機関：Japan Society for the Promotion of Science

    制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)

    研究種目：Grant-in-Aid for Scientific Research (B)

    研究機関：Tohoku University

    2006年 ～ 2009年

    詳細を見る 詳細を閉じる

    次世代のオンチップマルチコアプロセッサ(CMP)において、オンチップ計算資源の効率的活用による低消費電力高性能処理の実現を目指して、低消費電力指向高効率マルチスレッド処理技術の研究・開発を行った。具体的には、CMP上で実行されるスレッドの特徴量を定義し、この定義に基づくマルチコアプロセッサのための高効率スレッドスケジュ-リング手法を確立すると共に、高性能と低消費電力の両立を実現する動的キャッシュ分割機構を開発し、シミュレ-ションにより、その有効性を明らかにした。

︎全件表示 ︎最初の5件までを表示

担当経験のある科目(授業) 9

  1. アーキテクチャ学

  2. 情報科学基礎II　東北大学

  3. 情報処理演習　東北大学

  4. 機械知能・航空実験II　東北大学

  5. 情報科学基礎I　東北大学

  6. 機械知能・航空実験I　東北大学

  7. 基礎ゼミ　東北大学

  8. 創造工学研修　東北大学

  9. 基礎ゼミ　東北大学

︎全件表示 ︎最初の5件までを表示