研究者詳細

顔写真

コイケ　ヒロキ
小池　洋紀
Hiroki Koike
所属
国際集積エレクトロニクス研究開発センター　研究開発部門
職名
准教授
学位

  • 博士（情報工学） （九州工業大学）

研究分野 1

  • ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 /

論文 39

  1. 40 nm 1T-1MTJ 128 Mb STT-MRAM With Novel Averaged Reference Voltage Generator Based on Detailed Analysis of Scaled-Down Memory Cell Array Design

    Hiroki Koike, Takaho Tanigawa, Toshinari Watanabe, Takashi Nasuno, Yasuo Noguchi, Mitsuo Yasuhira, Toru Yoshiduka, Yitao Ma, Hiroaki Honjo, Koichi Nishioka, Sadahiko Miura, Hirofumi Inoue, Shoji Ikeda, Tetsuo Endoh

    IEEE TRANSACTIONS ON MAGNETICS　57　(3)　2021年3月

    DOI： 10.1109/TMAG.2020.3038110 　

    ISSN：0018-9464

    eISSN：1941-0069

  2. Review of STT-MRAM circuit design strategies, and a 40-nm 1T-1MTJ 128Mb STT-MRAM design practice

    Hiroki KOIKE, Takaho TANIGAWA, Toshinari WATANABE, Takashi NASUNO, Yasuo NOGUCHI, Mitsuo YASUHIRA, Toru YOSHIDUKA, Yitao MA, Hiroaki HONJO, Koichi NISHIOKA, Sadahiko MIURA, Hirofumi INOUE, Shoji IKEDA, Tetsuo ENDOH

    2020 IEEE 31st Magnetic Recording Conference (TMRC)　2020年8月17日

    出版者・発行元： IEEE

    DOI： 10.1109/tmrc49521.2020.9366711 　

  3. First demonstration of field-free SOT-MRAM with 0.35 ns write speed and 70 thermal stability under 400℃ thermal tolerance by canted SOT structure and its advanced patterning/SOT channel technology 査読有り

    International Electron Device Meeting　2019-December　2019年12月

    DOI： 10.1109/IEDM19573.2019.8993443 　

    ISSN：0163-1918

  4. 12.1 An FPGA-Accelerated Fully Nonvolatile Microcontroller Unit for Sensor-Node Applications in 40nm CMOS/MTJ-Hybrid Technology Achieving 47.14μW Operation at 200MHz

    Masanori Natsui, Daisuke Suzuki, Akira Tamakoshi, Toshinari Watanabe, Hiroaki Honjo, Hiroki Koike, Takashi Nasuno, Yitao Ma, Takaho Tanigawa, Yasuo Noguchi, Mitsuo Yasuhira, Hideo Sato, Shoji Ikeda, Hideo Ohno, Tetsuo Endoh, Takahiro Hanyu

    Digest of Technical Papers - IEEE International Solid-State Circuits Conference　2019-February　202-204　2019年3月6日

    DOI： 10.1109/ISSCC.2019.8662431 　

    ISSN：0193-6530

  5. A 47.14-µW 200-MHz MOS/MTJ-Hybrid Nonvolatile Microcontroller Unit Embedding STT-MRAM and FPGA for IoT Applications. 査読有り

    Masanori Natsui, Daisuke Suzuki, Akira Tamakoshi, Toshinari Watanabe, Hiroaki Honjo, Hiroki Koike, Takashi Nasuno, Yitao Ma, Takaho Tanigawa, Yasuo Noguchi, Mitsuo Yasuhira, Hideo Sato, Shoji Ikeda, Hideo Ohno, Tetsuo Endoh, Takahiro Hanyu

    J. Solid-State Circuits　54　(11)　2991-3004　2019年

    DOI： 10.1109/JSSC.2019.2930910 　

    ISSN：0018-9200

    eISSN：1558-173X

  6. A Fully Nonvolatile Microcontroller Unit with Embedded STT-MRAM and FPGA-Based Accelerator for Sensor-Node Applications in 40nm CMOS/MTJ-Hybrid Technology 査読有り

    M. Natsui, D. Suzuki, A. Tamakoshi, T. Watanabe, H. Honjo, H. Koike, T. Nasuno, Y. Ma, T. Tanigawa, Y. Noguchi, M. Yasuhira, H. Sato, S. Ikeda, H. Ohno, T. Endoh, T. Hanyu

    IEEE Journal of Solid State Circuits　54　(11)　2991-3004　2019年

    DOI： 10.1109/JSSC.2019.2930910 　

    ISSN：0018-9200

    eISSN：1558-173X

  7. 14ns write speed 128Mb density Embedded STT-MRAM with endurance>10^10 and 10yrs retention @85°C using novel low damage MTJ integration process 査読有り

    H. Sato, H. Honjo, T. Watanabe, M. Niwa, H. Koike, S. Miura, T. Saito, H. Inoue, T. Nasuno, T. Tanigawa, Y. Noguchi, T. Yoshiduka, M. Yasuhira, S. Ikeda, S.- Y. Kang, T. Kubo, K. Yamashita, Y. Yagi, R. Tamura, T. Endoh

    International Electron Devise Meeting　2018-December　27.2.1-27.2.4　2018年12月

    DOI： 10.1109/IEDM.2018.8614606 　

    ISSN：0163-1918

  8. 1T-1MTJ Type Embedded STT-MRAM with Advanced Low-Damage and Short-Failure-Free RIE Technology down to 32 nmφ MTJ Patterning 査読有り

    Hideo Sato, Toshinari Watanabe, Hiroki Koike, Takashi Saito, Sadahiko Miura, Hiroaki Honjo, Hirofumi Inoue, Shoji Ikeda, Yasuo Noguchi, Takaho Tanigawa, Mitsuo Yasuhira, Hideo Ohno, Song Yun Kang, Takuya Kubo, Koichi Takatsuki, Koji Yamashita, Yasushi Yagi, Ryo Tamura, Takuro Nishimura, Koh Murata, Tetsuo Endoh

    2018 IEEE International Memory Workshop (IMW)　1-4　2018年5月

    出版者・発行元： IEEE

    DOI： 10.1109/imw.2018.8388774 　

  9. Impact of Tungsten Sputtering Condition on Magnetic and Transport Properties of Double-MgO Magnetic Tunneling Junction With CoFeB/W/CoFeB Free Layer 査読有り

    H. Honjo, S. Ikeda, H. Sato, K. Nishioka, T. Watanabe, S. Miura, T. Nasuno, Y. Noguchi, M. Yasuhira, T. Tanigawa, H. Koike, H. Inoue, M. Muraguchi, M. Niwa, H. Ohno, T. Endoh

    IEEE TRANSACTIONS ON MAGNETICS　53　(11)　2017年11月

    DOI： 10.1109/TMAG.2017.2701838 　

    ISSN：0018-9464

    eISSN：1941-0069

  10. Origin of variation of shift field via annealing at 400 degrees C in a perpendicular-anisotropy magnetic tunnel junction with [Co/Pt]-multilayers based synthetic ferrimagnetic reference layer 査読有り

    H. Honjo, S. Ikeda, H. Sato, T. Watanebe, S. Miura, T. Nasuno, Y. Noguchi, M. Yasuhira, T. Tanigawa, H. Koike, M. Muraguchi, M. Niwa, K. Ito, H. Ohno, T. Endoh

    AIP ADVANCES　7　(5)　2017年5月

    DOI： 10.1063/1.4973946 　

    ISSN：2158-3226

  11. Beyond MRAM: Nonvolatile Logic-in-Memory VLSI 査読有り

    Takahiro Hanyu, Tetsuo Endoh, Shoji Ikeda, Tadahiko Sugibayashi, Naoki Kasai, Daisuke Suzuki, Masanori Natsui, Hiroki Koike, Hideo Ohno

    Introduction to Magnetic Random-Access Memory　199-229　2016年11月26日

    出版者・発行元： wiley

    DOI： 10.1002/9781119079415.ch7 　

  12. Standby-Power-Free Integrated Circuits Using MTJ-Based VLSI Computing 招待有り 査読有り

    Takahiro Hanyu, Tetsuo Endoh, Daisuke Suzuki, Hiroki Koike, Yitao Ma, Naoya Onizawa, Masanori Natsui, Shoji Ikeda, Hideo Ohno

    PROCEEDINGS OF THE IEEE　104　(10)　1844-1863　2016年10月

    DOI： 10.1109/JPROC.2016.2574939 　

    ISSN：0018-9219

    eISSN：1558-2256

  13. Stochastic behavior-considered VLSI CAD environment for MTJ/MOS-hybrid microprocessor design 査読有り

    M. Natsui, A. Tamakoshi, A. Mochizuki, H. Koike, H. Ohno, T. Endoh, T. Hanyu

    Proceedings - IEEE International Symposium on Circuits and Systems　2016-　1878-1881　2016年7月29日

    出版者・発行元： Institute of Electrical and Electronics Engineers Inc.

    DOI： 10.1109/ISCAS.2016.7538938 　

    ISSN：0271-4310

  14. Improvement of Thermal Tolerance of CoFeB-MgO Perpendicular-Anisotropy Magnetic Tunnel Junctions by Controlling Boron Composition 査読有り

    H. Honjo, S. Ikeda, H. Sato, S. Sato, T. Watanabe, S. Miura, T. Nasuno, Y. Noguchi, M. Yasuhira, T. Tanigawa, H. Koike, M. Muraguchi, M. Niwa, K. Ito, H. Ohno, T. Endoh

    IEEE TRANSACTIONS ON MAGNETICS　52　(7)　2016年7月

    DOI： 10.1109/TMAG.2016.2518203 　

    ISSN：0018-9464

    eISSN：1941-0069

  15. An Overview of Nonvolatile Emerging Memories-Spintronics for Working Memories 招待有り 査読有り

    Tetsuo Endoh, Hiroki Koike, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno

    IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS　6　(2)　109-119　2016年6月

    DOI： 10.1109/JETCAS.2016.2547704 　

    ISSN：2156-3357

  16. Optimum boron concentration difference between single and double CoFeB/MgO interface perpendicular MTJs with high thermal tolerance and its mechanism 査読有り

    H. Honjo, H. Sato, S. Ikeda, S. Sato, T. Watanebe, S. Miura, T. Nasuno, Y. Noguchi, M.Yasuhira, T.Tanigawa, H.Koike, M.Muraguchi, M.Niwa, K.Ito, H.Ohno, T.Endoh

    13th Joint MMM-Intermag Conference　FB-06　2016年1月14日

  17. Demonstration of yield improvement for on-via MTJ using a 2-Mbit 1T-1MTJ STT-MRAM test chip 査読有り

    Hiroki Koike, Sadahiko Miura, Hiroaki Honjo, Toshinari Watanabe, Hideo Sato, Soshi Sato, Takashi Nasuno, Yasuo Noguchi, Mitsuo Yasuhira, Takaho Tanigawa, Masakazu Muraguchi, Masaaki Niwa, Kenchi Ito, Shoji Ikeda, Hideo Ohno, Tetsuo Endoh

    2016 IEEE 8TH INTERNATIONAL MEMORY WORKSHOP (IMW)　2016年

    DOI： 10.1109/imw.2016.7495264 　

    ISSN：2330-7978

  18. 10 nm perpendicular anisotropy CoFeB-MgO magnetic tunnel junction with over 400oC high thermal tolerance by boron diffusion control 査読有り

    H. Honjo, H. Sato, S. Ikeda, S. Sato, T. Watanebe, S. Miura, T. Nasuno, Y. Noguchi, M. Yasuhira, T. Tanigawa, H. Koike, M. Muraguchi, M. Niwa, K. Ito, H. Ohno, T. Endoh

    2015 Symposia on VLSI technology　2015-August　T160-T161　2015年6月18日

    DOI： 10.1109/VLSIT.2015.7223661 　

    ISSN：0743-1562

  19. 1T1MTJ STT-MRAM Cell Array Design with an Adaptive Reference Voltage Generator for Improving Device Variation Tolerance 査読有り

    H. Koike, S. Miura, H. Honjo, T. Watanabe, H. Sato, S. Sato, T. Nasuno, Y. Noguchi, M. Yasuhira, T. Tanigawa, M. Muraguchi, M. Niwa, K. Ito, S. Ikeda, H. Ohno, T. Endoh

    2015 IEEE International Memory Workshop　1-4　2015年5月17日

    DOI： 10.1109/IMW.2015.7150264 　

  20. Properties of perpendicular-anisotropy magnetic tunnel junctions fabricated over the bottom 査読有り

    S. Miura, H. Honjo, K. Kinoshita, K. Tokutome, H. Koike, S. Ikeda, T. Endoh, H. Ohno

    Japanese Journal of Applied Physics　54　(4)　04DM06-1-04DM06-4　2015年3月11日

    DOI： 10.7567/JJAP.54.04DM06 　

    ISSN：0021-4922

    eISSN：1347-4065

  21. Power-gated 32 bit microprocessor with a power controller circuit activated by deep-sleep-mode instruction achieving ultra-low power operation 査読有り

    Hiroki Koike, Takashi Ohsawa, Sadahiko Miura, Hiroaki Honjo, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno, Tetsuo Endoh

    Japanese Journal of Appllied Physics　54　(4)　2015年

    DOI： 10.7567/JJAP.54.04DE08 　

    ISSN：0021-4922

    eISSN：1347-4065

  22. A Power-gated 32bit MPU with a Power Controller Circuit Activated by Deep-sleep-mode Instraction Achieving Ultra-low Power Operation 査読有り

    H. Koike, T. Ohsawa, S. Miura, H. Honjo, K, Kinoshita, S. Ikeda, T. Hanyu, H. Ohno, T. Endoh

    International Conference on Solid State Dvices and Materails (SSDM)　A-7-1　2014年9月9日

  23. Properties of Perpendicular-Anisotrapy Magnetic Tunnel Junctions Fabricated over the Cu Via 査読有り

    S. Miura, H. Honjo, K. Kinoshita, K. Tokutome, H, Koike, S. Ikeda, T. Endoh, H. Ohno

    International Conference on Solid State Dvices and Materails (SSDM)　A-6-3　2014年9月9日

  24. 1.5ns/2.1nsのランダム読出／書込サイクル時間を達成した不揮発性混載メモリ用1Mb STT-MRAM －6T2MTJセルにバックグラウンド書き込み（BGW）方式を適用 招待有り 査読有り

    大澤隆, 小池洋紀, 三浦貞彦, 木下啓藏, 本庄弘明, 池田正二, 羽生貴弘, 大野英男, 遠藤哲郎

    信学技報　114　(13)　33-38　2014年4月17日

  25. MTJベース不揮発フリップフロップを用いた3μsec-Entry/Exit 遅延時間のマイクロプロセッサ 招待有り 査読有り

    小池洋紀, 崎村昇, 根橋竜介, 辻幸秀, 森岡あゆ香, 三浦貞彦, 本庄弘明, 杉林直彦, 大澤隆, 池田正二, 羽生貴弘, 大野英男, 遠藤哲郎

    信学技報　114　(13)　85-90　2014年4月17日

  26. Wide operational margin capability of 1 kbit spin-transfer-torque memory array chip with 1-PMOS and 1-bottom-pin-magnetic-tunnel-junction type cell 査読有り

    Hiroki Koike, Takashi Ohsawa, Sadahiko Miura, Hiroaki Honjo, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno, Tetsuo Endoh

    JAPANESE JOURNAL OF APPLIED PHYSICS　53　(4)　2014年4月

    DOI： 10.7567/JJAP.53.04ED13 　

    ISSN：0021-4922

    eISSN：1347-4065

  27. A 1Mb Nonvolatile Embedded Memory Using 4T2MTJ Cell with 32b Fine-Grained Power Gating Scheme 査読有り

    T. Ohsawa, H. Koike, S. Miura, H. Honjo, K. Kinoshita, S. Ikeda, T. Hanyu, H. Ohno

    IEEE Journal of Solid State Circuits　48　(6)　1511-1520　2014年

    DOI： 10.1109/JSSC.2013.2253412 　

    ISSN：0018-9200

  28. MTJ Resistance Distribution of 1-kbit 1T-1MTJ STT-MRAM Cell Arrays Fabricated on a 300-mm Wafer 査読有り

    Hiroki Koike, Takashi Ohsawa, Katsuya Miura, Hiroaki Honjo, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno, Tetsuo Endoh

    The 58th Annual Magnetism and Magnetic Materials Conference (MMM2013)　DC-01　324-324　2013年11月4日

  29. Wide Operational Margin Capability of 1kbit STT-MRAM Array Chip with 1-PMOS and 1-Bottom-Pin-MTJ Type Cell 査読有り

    Hiroki Koike, Takashi Ohsawa, Sadahiro Miura, Hiroaki Honjo, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno, Tetuso Endoh

    2013 International Conference on Solid State Devices and Materials (SSDM)　M-7-3　1094-1095　2013年9月24日

  30. IEEE Journal of Solid-State Circuits 査読有り

    T. Ohsawa, H. Koike, S. Miura, H. Honjo, K. Kinoshita, S. Ikeda, T. Hanyu, H. Ohno, T. Endoh

    A 1 Mb nonvolatile embedded memory using 4T2MTJ cell with 32 b fine-grained power gating scheme　48　(6)　1511-1520　2013年6月22日

  31. A 1Mb STT-MRAM with Zero Array Standby Power and 1.5ns Quick Wake-up by 8b Fine-Grained Power Gating 査読有り

    Takashi Ohsawa, Hiroki Koike, Takahiro Hanyu, Hideo Ohno, Tetuso Endoh

    5th IEEE International Memory Workshop (IMW)　80-83　2013年5月26日

    DOI： 10.1109/IMW.2013.6582103 　

  32. A fine-grained power gating architecture for MTJ-based embedded memories 査読有り

    Takashi Ohsawa, Hiroki Koike, Sadahiko Miura, Hiroaki Honjo, Keiichi Tokutome, Shoji Ikeda, Takahiro Hanyu, Hideo Ohno, Tetsuo Endoh

    The 3nd CSIS International Symposium on Spintronics-based VLSIs　2013年1月31日

  33. A power-gated MPU with 3-microsecond entry/exit delay using MTJ-based nonvolatile flip-flop

    H. Koike, T. Ohsawa, S. Ikeda, T. Hanyu, H. Ohno, T. Endoh, N. Sakimura, R. Nebashi, Y. Tsuji, A. Morioka, S. Miura, H. Honjo, T. Sugibayashi

    Proceedings of the 2013 IEEE Asian Solid-State Circuits Conference, A-SSCC 2013　317-320　2013年

    DOI： 10.1109/ASSCC.2013.6691046 　

  34. Restructuring of Memory Hierarchy in Computing System with Spintronics-Based Technologies 招待有り 査読有り

    Tetsuo Endoh, Takashi Ohsawa, Hiroki Koike, Takahiro Hanyu, Hideo Ohno

    2012 Symposia on VLSI Technology and Circuits　T1003　89-90　2012年6月11日

    DOI： 10.1109/VLSIT.2012.6242475 　

  35. 1Mb 4T-2MTJ Nonvolatile STT-RAM for Embedded Memories Using 32b Fine-Grained Power Gating Technique with 1.0ns/200ps Wake-up/Power-off Times 査読有り

    T. Ohsawa, H. Koike, S. Miura, H. Honjo, K. Tokutome, S. Ikeda, T. Hanyu, H. Ohno, T. Endoh

    2012 Symposium on VLSI Circuits, Digest of Technical Papers　J-C6.3　46-47　2012年6月

    DOI： 10.1109/VLSIC.2012.6243782 　

  36. High-Speed Simulator including Accurate MTJ Models for Spintronics Integrated Circuit Design 査読有り

    Noboru Sakimura, Ryusuke Nebashi, Yukihide Tsuji, Hiroaki Honjo, Tadahiko Sugibayashi, Hiroki Koike, Takashi Ohsawa, Shunsuke Fukami, Takahiro Hanyu, Hideo Ohno, Tetsuo Endoh

    2012 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS 2012)　1971-1974　2012年

    DOI： 10.1109/ISCAS.2012.6271663 　

    ISSN：0271-4302

  37. A new sensing scheme with high signal margin suitable for Spin-Transfer Torque RAM 査読有り

    Hiroki Koike, Tetsuo Endoh

    International Symposium on VLSI Technology, Systems, and Applications, Proceedings　56-57　2011年

    DOI： 10.1109/VTSA.2011.5872230 　

  38. A 600MHz MTJ-based nonvolatile latch making use of incubation time in MTJ switching

    T. Endoh, S. Togashi, F. Iga, Y. Yoshida, T. Ohsawa, H. Koike, S. Fukami, S. Ikeda, N. Kasai, N. Sakimura, T. Hanyu, H. Ohno

    Technical Digest - International Electron Devices Meeting, IEDM　2011年

    DOI： 10.1109/IEDM.2011.6131487 　

    ISSN：0163-1918

  39. Characteristics of 0.25.MU.m Ferroelectric Nonvolatile Memory with a Pb(Zr, Ti)O3 Capacitor on a Metal/via-Stacked Plug.

    Amanuma Kazushi, Kobayashi Sota, Tatsumi Toru, Maejima Yukihiko, Hada Hiromitsu, Yamada Junichi, Miwa Tohru, Koike Hiroki, Toyoshima Hideo, Kunio Takemitsu

    Japanese Journal of Applied Physics　39　(4)　2098-2101　2000年

    出版者・発行元： 公益社団法人 応用物理学会

    DOI： 10.1143/JJAP.39.2098 　

    ISSN：0021-4922

    詳細を見る 詳細を閉じる

    A 0.25-μm ferroelectric memory with 16 kbit-cell array was fabricated. A Pb(Zr, Ti)O<FONT SIZE="-1">3</FONT> (PZT) capacitor was formed on a metal(Al)/via(W)-stacked plug using low temperature metal organic chemical vapor deposition (MO-CVD). The backend process had no effect on the PZT capacitor properties. The 1 × 1 μm<FONT SIZE="-1">2</FONT> capacitor shows good fatigue and imprint endurance. Signal voltage on the bit-line in the cell array is 1.06 V for switching and 0.58 V for unswitching. These results agree well with the pulse-response measurement of the parallel capacitor. However, the signal voltage deviation becomes larger with the capacitor size reduction. The 16 kbit-cell array shows the column access time of 50 ns and the minimum operation voltage of 1.6 V.

︎全件表示 ︎最初の5件までを表示

MISC 6

  1. A demonstration of high-performance STT-MRAM by development of unit process and integration process

    H. Sato, H. Honjo, T. Watanabe, M. Niwa, H. Koike, S. Miura, T. Saito, H. Inoue, T. Nasuno, T. Tanigawa, Y. Noguchi, T. Yoshiduka, M. Yasuhira, S. Ikeda, S.- Y. Kang, T. Kubo, K. Yamashita, R. Tamura, T. Nishimura, K. Murata, T. Endoh

    ICD研究会　2019年4月23日

  2. 依頼講演 適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計 (集積回路)

    小池 洋紀, 三浦 貞彦, 本庄 弘明, 渡辺 俊成, 佐藤 英夫, 佐藤 創志, 那須野 孝, 野口 靖夫, 安平 光雄, 谷川 高穂, 村口 正和, 丹羽 正昭, 伊藤 顕知, 池田 正二, 大野 英男, 遠藤 哲郎

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報　116　(3)　51-56　2016年4月14日

    出版者・発行元： 電子情報通信学会

    ISSN： 0913-5685

  3. CT-1-3 磁気ランダムアクセスメモリ(MRAM)の最新技術動向(CT-1.不揮発メモリの最新技術動向,チュートリアルセッション,ソサイエティ企画)

    小池 洋紀, 大澤 隆, 池田 正二, 羽生 貴弘, 大野 英男, 遠藤 哲郎

    電子情報通信学会ソサイエティ大会講演論文集　2014　(2)　"SS-6"-"SS-9"　2014年9月9日

    出版者・発行元： 一般社団法人電子情報通信学会

  4. 招待講演 3次元構造とスピントロニクスによる半導体メモリの新展開

    遠藤 哲郎, 大澤 隆, 小池 洋紀

    半導体・集積回路技術シンポジウム講演論文集 = Proceedings of Symposium on Semiconductors and Integrated Circuits Technology　77　35-40　2013年7月11日

    出版者・発行元： 電気化学会電子材料委員会

  5. 依頼講演 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成 (集積回路)

    遠藤 哲郎, 大澤 隆, 小池 洋紀, 三浦 貞彦, 本庄 弘明, 徳留 圭一, 池田 正二, 羽生 貴弘, 大野 英男

    電子情報通信学会技術研究報告 : 信学技報　113　(1)　27-32　2013年4月11日

    出版者・発行元： 一般社団法人電子情報通信学会

    ISSN： 0913-5685

    詳細を見る 詳細を閉じる

    不揮発性でありながら書き込み耐性の良いスピン注入型の磁気トンネル接合素子(STT-MTJ)を用いた4T2MTJのメモリセルによる1Mbの高速な混載用メモリを設計・試作した。スタンドバイ電流をなくし、動作電流を極力下げ、かつ高速なアクセス時間とサイクル時間を達成するために32bからなる細粒度パワーゲーティングを適用した。このセルは4個のNFETでその大きささが決まるために、従来のSRAMよりもセルサイズが小さくなるポテンシャルを持ち、実際スケーリングに基づきSTTMTJのスイッチング電流が小さくなることによって、NFETのチャンネル幅をスケーリングできるために25nm-45nm世代以降においてSRAMよりも小さいマクロを実現できる可能性を示した。

  6. シリコン不揮発性メモリ技術の限界を突破するスピントルク注入形磁気メモリの最新動向

    遠藤 哲郎, 大澤 隆, 小池 洋紀, 羽生 貴弘, 笠井 直記, 大野 英男

    電子情報通信学会誌 = The journal of the Institute of Electronics, Information and Communication Engineers　95　(11)　986-991　2012年11月1日

    出版者・発行元： 一般社団法人電子情報通信学会

    ISSN： 0913-5693

    詳細を見る 詳細を閉じる

    近年,電子機器の消費電力の増大から,不揮発性で高速動作可能なワーキングメモリが渇望されている.本稿では,磁気トンネル接合素子(MTJ:Magnetic Tunnel Junction)を用いたスピントルク注入(STT:Spin-Torque Transfer)方式に基づく磁気メモリの技術動向を論ずる.まず,高密度性に優れる1MTJ+1Tr型,及び高速性に優れる2MTJ+4Tr型の各STT磁気メモリについて述べ,続いてCMOSと不揮発性を融合させた論理回路の基本メモリとなるMTJ不揮発性ラッチ回路について述べる.最後に,電子機器の高速動作/低消費電力化に対する磁気メモリ技術のインパクトを論ずる.

︎全件表示 ︎最初の5件までを表示