東北大学研究者紹介 - ウィッデヤスーリヤ　羽士太

研究者詳細

ホーム

日本語 English

顔写真

ウイツデヤスーリヤ　ハシタ

ウィッデヤスーリヤ　羽士太

Hasitha Muthumala Waidyasooriya

所属

大学院情報科学研究科　情報基礎科学専攻　計算科学講座（知能集積システム学分野）

職名

准教授

学位

博士（情報科学）（東北大学）
修士（情報科学）（東北大学）

researchmap

https://researchmap.jp/hasitha

J-GLOBAL ID

201701015906809824

研究分野 1

情報通信 / 計算機システム /

受賞 5

石田實記念財団研究奨励賞

2024年11月　石田實記念財団
エレクトロニクスシミュレーション研究会優秀論文発表賞

2017年3月　エレクトロニクスシミュレーション研究会
トーキン財団奨励賞

2017年3月　トーキン科学技術振興財団
電子情報通信学会東北支部学生員奨励賞

2006年3月　電子情報通信学会
東北大学工学部長賞

2006年3月　東北大学

論文 64

Multi-FPGA Acceleration of Simulated Quantum Annealing for Route Optimization in Commercial AGV Operating Systems

Thinh Nguyen Quang, Kosuke Matsuyama, Keisuke Shimizu, Hiroki Sugano, Eiji Kurimoto, Jumpei Suzuki, Ziyi Chen, Hasitha Muthumala Waidyasooriya, Nishio Kosei, Masanori Hariyama, Masaru Hitomi, Kenta Sawamura, Tomohisa Okada, Masayuki Ohzeki

IEEE Access　2026年

DOI： 10.1109/ACCESS.2026.3717906 　
Quantum annealing-based route optimization for commercial AGV operating systems in large-scale logistics warehouses

Thinh Nguyen Quang, Kosuke Matsuyama, Keisuke Shimizu, Hiroki Sugano, Eiji Kurimoto, Masahiro Miki, Jumpei Suzuki, Ziyi Chen, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Masaru Hitomi, Kenta Sawamura, Masayuki Ohzeki

SCIENTIFIC REPORTS　15　(1)　2025年12月2日

DOI： 10.1038/s41598-025-28481-w 　

ISSN：2045-2322
Exploring Spatial and Temporal Parallelism for Vision Transformer Acceleration.

Hasitha Muthumala Waidyasooriya, Tomohiro Matsui, Daisuke Tanaka, Masanori Hariyama

MCSoC　70-75　2025年

DOI： 10.1109/MCSoC67473.2025.00022 　
Fpga-Based Highly Parallel Architecture for Multi-Robot Path Planning.

Kosei Nishio, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

MCSoC　64-69　2025年

DOI： 10.1109/MCSoC67473.2025.00021 　
Large-Scale AGV Routing Based on Multi-FPGA SQA Acceleration 査読有り

30th Asia and South Pacific Design Automation Conference　1188-1194　2025年1月

DOI： 10.1145/3658617.3697700 　

ISSN：2153-6961
Performance evaluation of Word2vec accelerators exploiting spatial and temporal parallelism on DDR/HBM-based FPGAs

Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing　80　(12)　17192-17211　2024年

DOI： 10.1007/s11227-024-06120-x 　

ISSN：1573-0484 0920-8542

eISSN：1573-0484
FPGA-Accelerated Searchable Encrypted Database Management Systems for Cloud Services

Okada, M., Suzuki, T., Nishio, N., Waidyasooriya, H.M., Hariyama, M.

IEEE Transactions on Cloud Computing　10　(2)　1373-1385　2022年4月1日

DOI： 10.1109/TCC.2020.2969655 　

ISSN：2168-7161
Temporal and spatial parallel processing of simulated quantum annealing on a multicore CPU

Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing　78　(6)　8733-8750　2022年4月

DOI： 10.1007/s11227-021-04242-0 　

ISSN：1573-0484 0920-8542

eISSN：1573-0484
Word2Vec FPGA Accelerator Based on Spatial and Temporal Parallelism.

Hasitha Muthumala Waidyasooriya, Shutaro Ishihara, Masanori Hariyama

Parallel and Distributed Computing, Applications and Technologies - 23rd International Conference(PDCAT)　69-77　2022年
出版者・発行元： Springer
DOI： 10.1007/978-3-031-29927-8_6 　
FPGA-Based Prototype of a Quantum Annealing Simulator for Sparse Ising Model.

Hasitha Muthumala Waidyasooriya, Yuta Ohma, Masanori Hariyama

15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(MCSoC)　195-199　2022年
出版者・発行元： IEEE
DOI： 10.1109/MCSoC57363.2022.00039 　
Implementation of an FPGA-Oriented Complex Number Computation Library Using Intel OneAPI DPC plus

Kosiro Obata, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

2022 IEEE 65TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS 2022)　2022年

DOI： 10.1109/MWSCAS54063.2022.9859514 　
OpenCL-Based Design of an FPGA Accelerator for H.266/VVC Transform and Quantization

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Hiroe Iwasaki, Daisuke Kobayashi, Yuya Omori, Ken Nakamura, Koyo Nitta, Kimikazu Sano

2022 IEEE 65TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS 2022)　2022年

DOI： 10.1109/MWSCAS54063.2022.9859281 　
A Scalable Emulator for Quantum Fourier Transform Using Multiple-FPGAs With High-Bandwidth-Memory

Waidyasooriya, H.M., Oshiyama, H., Kurebayashi, Y., Hariyama, M., Ohzeki, M.

IEEE Access　10　1-1　2022年

DOI： 10.1109/ACCESS.2022.3183993 　

ISSN：2169-3536
Design space exploration for an FPGA-based quantum annealing simulator with interaction-coefficient-generators 査読有り

Liu, C.-Y., Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing　78　(1)　1-17　2022年1月

DOI： 10.1007/s11227-021-03859-5 　

ISSN：1573-0484 0920-8542

eISSN：1573-0484
Highly-Parallel FPGA Accelerator for Simulated Quantum Annealing

Waidyasooriya, H.M., Hariyama, M.

IEEE Transactions on Emerging Topics in Computing　9　(4)　2019-2029　2021年10月1日

DOI： 10.1109/TETC.2019.2957177 　

ISSN：2168-6750
A GPU-Based Quantum Annealing Simulator for Fully-Connected Ising Models Utilizing Spatial and Temporal Parallelism

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

IEEE ACCESS　8　67929-67939　2020年

DOI： 10.1109/ACCESS.2020.2985699 　

ISSN：2169-3536
Data-Transfer-Bottleneck-Less Architecture for FPGA-Based Quantum Annealing Simulation

Chia-Yin Liu, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

Proceedings - 2019 7th International Symposium on Computing and Networking, CANDAR 2019　164-170　2019年11月1日

DOI： 10.1109/CANDAR.2019.00028 　

ISSN：2379-1888
A memory-bandwidth-efficient word2vec accelerator using OpenCL for FPGA

Tomoki Shoji, Hasitha Muthumala Waidyasooriya, Taisuke Ono, Masanori Hariyama, Yuichiro Aoki, Yuki Kondoh, Yaoko Nakagawa

Proceedings - 2019 7th International Symposium on Computing and Networking Workshops, CANDARW 2019　103-108　2019年11月1日

DOI： 10.1109/CANDARW.2019.00026 　
OpenCL-based design of an FPGA accelerator for quantum annealing simulation

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Masamichi J. Miyama, Masayuki Ohzeki

JOURNAL OF SUPERCOMPUTING　75　(8)　5019-5039　2019年8月

DOI： 10.1007/s11227-019-02778-w 　

ISSN：0920-8542

eISSN：1573-0484
Prospects of FPGA-Based Custom Supercomputing,FPGA を用いたカスタムスーパーコンピューティングの展望

Hariyama, M., Waidyasooriya, H., M

Kyokai Joho Imeji Zasshi/Journal of the Institute of Image Information and Television Engineers　73　(1)　2019年

DOI： 10.3169/ITEJ.73.40 　

ISSN：1342-6907
FPGA-based acceleration of word2vec using OpenCL

Taisuke Ono, Tomoki Shoji, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Yuichiro Aoki, Yuki Kondoh, Yaoko Nakagawa

Proceedings - IEEE International Symposium on Circuits and Systems　2019-　2019年

DOI： 10.1109/ISCAS.2019.8702700 　

ISSN：0271-4310
Benchmarks for FPGA-Targeted High-Level-Synthesis

Hasitha Muthumala Waidyasooriya, Yasuaki Iimura, Masanori Hariyama

2019 SEVENTH INTERNATIONAL SYMPOSIUM ON COMPUTING AND NETWORKING (CANDAR 2019)　232-238　2019年

DOI： 10.1109/CANDAR.2019.00038 　

ISSN：2379-1888
Multi-FPGA Accelerator Architecture for Stencil Computation Exploiting Spacial and Temporal Scalability

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

IEEE ACCESS　7　53188-53201　2019年

DOI： 10.1109/ACCESS.2019.2910824 　

ISSN：2169-3536
Accelerator Architecture for Simulated Quantum Annealing Based on Resource-Utilization-Aware Scheduling and its Implementation Using OpenCL

Hasitha Muthumala Waidyasooriya, Yusuke Araki, Masanori Hariyama

ISPACS 2018 - 2018 International Symposium on Intelligent Signal Processing and Communication Systems　335-340　2018年11月1日
出版者・発行元： Institute of Electrical and Electronics Engineers Inc.
DOI： 10.1109/ISPACS.2018.8923263 　
Automatic optimization of OpenCL-based stencil codes for FPGAs 査読有り

Tsukasa Endo, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

Studies in Computational Intelligence　721　75-89　2018年
出版者・発行元： Springer Verlag
DOI： 10.1007/978-3-319-62048-0_6 　

ISSN：1860-949X
Architecture of an FPGA-Based Heterogeneous System for Code-Search Problems 査読有り

Yuki Hiradate, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Masaaki Harada

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics)　10776　146-155　2018年

DOI： 10.1007/978-3-319-69953-0_9 　

ISSN：1611-3349 0302-9743

eISSN：1611-3349
Architecture of an FPGA accelerator for LDA-based inference 査読有り

Taisuke Ono, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Tsukasa Ishigaki

Proceedings - 18th IEEE/ACIS International Conference on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing, SNPD 2017　357-362　2017年8月29日

DOI： 10.1109/SNPD.2017.8022746 　
OpenCL-Based FPGA-Platform for Stencil Computation and Its Optimization Methodology 査読有り

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Shunsuke Tatsumi, Masanori Hariyama

IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS　28　(5)　1390-1402　2017年5月

DOI： 10.1109/TPDS.2016.2614981 　

ISSN：1045-9219

eISSN：1558-2183
An FPGA Accelerator for Molecular Dynamics Simulation Using OpenCL 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Kota Kasahara

INTERNATIONAL JOURNAL OF NETWORKED AND DISTRIBUTED COMPUTING　5　(1)　52-61　2017年1月

DOI： 10.2991/ijndc.2017.5.1.6 　

ISSN：2211-7938

eISSN：2211-7946
OpenCL-Based FPGA Accelerator for 3D FDTD with Periodic and Absorbing Boundary Conditions 査読有り

Hasitha Muthumala Waidyasooriya, Tsukasa Endo, Masanori Hariyama, Yasuo Ohtera

International Journal of Reconfigurable Computing　2017　Article ID 6817674　2017年
出版者・発行元： Hindawi Limited
DOI： 10.1155/2017/6817674 　

ISSN：1687-7209 1687-7195
OpenCL-Based FPGA Accelerator for 3D FDTD with Periodic and Absorbing Boundary Conditions 査読有り

Hasitha Muthumala Waidyasooriya, Tsukasa Endo, Masanori Hariyama, Yasuo Ohtera

INTERNATIONAL JOURNAL OF RECONFIGURABLE COMPUTING　2017　6817674:1-6817674:11　2017年

DOI： 10.1155/2017/6817674 　

ISSN：1687-7195

eISSN：1687-7209
An FPGA accelerator for molecular dynamics simulation using OpenCL 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Kota Kasahara

International Journal of Networked and Distributed Computing　5　(1)　52-61　2017年1月1日
出版者・発行元： Atlantis Press
DOI： 10.2991/ijndc.2017.5.1.6 　

ISSN：2211-7946 2211-7938
FPGA-Based Deep-Pipelined Architecture for FDTD Acceleration Using OpenCL”, 15th IEEE/ACIS International Conference on Computer and Information Science 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

15th IEEE/ACIS International Conference on Computer and Information Science　109-114　2016年8月23日
出版者・発行元：
DOI： 10.1109/ICIS.2016.7550742 　
FPGA architecture for 3-D FDTD acceleration using open CL 査読有り

H. M. Waidyasooriya, M. Hariyama, Y. Ohtera

Progress in Electromagnetic Research Symposium (PIERS)　4719-4719　2016年8月11日

DOI： 10.1109/PIERS.2016.7735734 　
Hardware-Acceleration of Short-Read Alignment Based on the Burrows-Wheeler Transform 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

IEEE Transactions on Parallel and Distributed Systems　27　(5)　1358-1372　2016年5月1日
出版者・発行元： Institute of Electrical {\&} Electronics Engineers ({IEEE})
DOI： 10.1109/TPDS.2015.2444376 　

ISSN：1045-9219
Hardware-Acceleration of Short-Read Alignment Based on the Burrows-Wheeler Transform 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS　27　(5)　1358-1372　2016年5月

DOI： 10.1109/TPDS.2015.2444376 　

ISSN：1045-9219

eISSN：1558-2183
Hardware-oriented succinct-data-structure for text processing based on block-size-constrained compression 査読有り

Waidyasooriya, H.M., Ono, D., Hariyama, M.

International Journal of Computer Information Systems and Industrial Management Applications　8　(11)　1-11　2016年1月1日

ISSN：2150-7988
Architecture of an FPGA Accelerator for Molecular Dynamics Simulation Using OpenCL 査読有り

Hasitha Muthumala, Waidyasooriya, Masanori Hariyama, Kota Kasahara

2016 IEEE/ACIS 15TH INTERNATIONAL CONFERENCE ON COMPUTER AND INFORMATION SCIENCE (ICIS)　115-119　2016年

DOI： 10.1109/ICIS.2016.7550743 　
Architecture of an FPGA Accelerator for Molecular Dynamics Simulation Using OpenCL 査読有り

Hasitha Muthumala, Waidyasooriya, Masanori Hariyama, Kota Kasahara

2016 IEEE/ACIS 15TH INTERNATIONAL CONFERENCE ON COMPUTER AND INFORMATION SCIENCE (ICIS)　115-119　2016年

DOI： 10.1109/ICIS.2016.7550743 　
FPGA-Based Deep-Pipelined Architecture for FDTD Acceleration Using OpenCL 査読有り

Hasitha Muthumala, Waidyasooriya, Masanori Hariyama

2016 IEEE/ACIS 15TH INTERNATIONAL CONFERENCE ON COMPUTER AND INFORMATION SCIENCE (ICIS)　108-113　2016年

DOI： 10.1109/ICIS.2016.7550742 　
Data-Transfer-Aware Design of an FPGA-Based Heterogeneous Multicore Platform with Custom Accelerators 査読有り

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES　E98A　(12)　2658-2669　2015年12月

DOI： 10.1587/transfun.E98.A.2658 　

ISSN：0916-8508

eISSN：1745-1337
Hardware-Oriented Succinct-Data-Structure based on Block-Size-Constrained Compression 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama

PROCEEDINGS OF THE 2015 SEVENTH INTERNATIONAL CONFERENCE OF SOFT COMPUTING AND PATTERN RECOGNITION (SOCPAR 2015)　136-140　2015年

DOI： 10.1109/SOCPAR.2015.7492797 　

ISSN：2381-7542
Hardware-Oriented Succinct-Data-Structure based on Block-Size-Constrained Compression 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama

PROCEEDINGS OF THE 2015 SEVENTH INTERNATIONAL CONFERENCE OF SOFT COMPUTING AND PATTERN RECOGNITION (SOCPAR 2015)　136-140　2015年

DOI： 10.1109/SOCPAR.2015.7492797 　

ISSN：2381-7542
Efficient Data Transfer Scheme Using Word-Pair-Encoding-Based Compression for Large-Scale Text-Data Processing 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama, Michitaka Kameyama

2014 IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS (APCCAS)　639-642　2014年

DOI： 10.1109/APCCAS.2014.7032862 　
FDTD Acceleration for Cylindrical Resonator Design Based on the Hybrid of Single and Double Precision Floating-Point Computation. 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama,Array,Array

J. Computational Engineering　2014　634269:1-634269:8　2014年
Implementation of a Custom Hardware-Accelerator for Short-read Mapping Using Burrows-Wheeler Alignment 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

2013 35TH ANNUAL INTERNATIONAL CONFERENCE OF THE IEEE ENGINEERING IN MEDICINE AND BIOLOGY SOCIETY (EMBC)　651-654　2013年

DOI： 10.1109/EMBC.2013.6609584 　

ISSN：1557-170X
Evaluation of an FPGA-Based heterogeneous multicore platform with SIMD/MIMD custom accelerators 査読有り

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences　E96-A　(12)　2576-2586　2013年
出版者・発行元： Institute of Electronics, Information and Communication, Engineers, IEICE
DOI： 10.1587/transfun.E96.A.2576 　

ISSN：1745-1337 0916-8508
Acceleration of Block Matching on a Low-Power Heterogeneous Multi-Core Processor Based on DTU Data-Transfer with Data Re-Allocation 査読有り

Yoshitaka Hiramatsu, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Toru Nojiri, Kunio Uchiyama, Michitaka Kameyama

IEICE TRANSACTIONS ON ELECTRONICS　E95C　(12)　1872-1882　2012年12月

DOI： 10.1587/transele.E95.C.1872 　

ISSN：0916-8524

eISSN：1745-1353
Memory-Access-Driven Context Partitioning for Window-Based Image Processing on Heterogeneous Multicore Processors 査読有り

Hasitha Muthumala Waidyasooriya, Yosuke Ohbayashi, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS　E95D　(2)　354-363　2012年2月

DOI： 10.1587/transinf.E95.D.354 　

ISSN：1745-1361
Platform and Mapping Methodology for Heterogeneous Multicore Processors 査読有り

HARIYAMA Masanori, WAIDYASOORIYA Hasitha Muthumala, TAKEI Yasuhiro, KAMEYAMA Michitaka

Interdisciplinary Information Sciences　18　(2)　175-184　2012年
出版者・発行元： The Editorial Committee of the Interdisciplinary Information Sciences
DOI： 10.4036/iis.2012.175 　

ISSN：1340-9050

詳細を見る詳細を閉じる

Heterogeneous multi-core processors are attracted by various type of applications from low-power media applications to high-performance computing due to their capability of drawing strengths of different cores to improve the overall performance. However, the data transfer bottlenecks between different cores becomes a serious problem. This paper presents two key methodologies to solve the data transfer bottoleneck: memory allocation considering a addressing function constraint and task allocation based on algorithm transformation. Moreover, in order to help to explore accelerator architecture suitable for applications, this paper presents a platform based on FPGAs where circuity is reconfigured by users after fabrication.
FPGA Implementation of Heterogeneous Multicore Platform with SIMD/MIMD Custom Accelerators 査読有り

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

2012 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS 2012)　1339-1342　2012年

DOI： 10.1109/ISCAS.2012.6271489 　

ISSN：0271-4302
Memory Allocation Exploiting Temporal Locality for Reducing Data-Transfer Bottlenecks in Heterogeneous Multicore Processors 査読有り

Hasitha Muthumala Waidyasooriya, Yosuke Ohbayashi, Masanori Hariyama, Michitaka Kameyama

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY　21　(10)　1453-1466　2011年10月

DOI： 10.1109/TCSVT.2011.2162277 　

ISSN：1051-8215

eISSN：1558-2205
Memory Allocation for Window-Based Image Processing on Multiple Memory Modules with Simple Addressing Functions 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES　E94A　(1)　342-351　2011年1月

DOI： 10.1587/transfun.E94.A.342 　

ISSN：0916-8508

eISSN：1745-1337
Task Allocation with Algorithm Transformation for Reducing Data-Transfer Bottlenecks in Heterogeneous Multi-Core Processors: A Case Study of HOG Descriptor Computation 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Okumura, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES　E93A　(12)　2570-2580　2010年12月

DOI： 10.1587/transfun.E93.A.2570 　

ISSN：0916-8508

eISSN：1745-1337
Mapping for a Heterogeneous Multi-Core Media Processor Considering the Data Transfer Time. 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Okumura, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 2010 International Conference on Engineering of Reconfigurable Systems & Algorithms, ERSA 2010, July 12-15, 2010, Las Vegas Nevada, USA　281-284　2010年
出版者・発行元： CSREA Press
Architecture of an FPGA-Oriented Heterogeneous Multi-core Processor with SIMD-Accelerator Cores. 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 2010 International Conference on Engineering of Reconfigurable Systems & Algorithms, ERSA 2010, July 12-15, 2010, Las Vegas Nevada, USA　179-186　2010年
出版者・発行元： CSREA Press
Implementation of a Partially Reconfigurable Multi-Context FPGA Based on Asynchronous Architecture 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON ELECTRONICS　E92C　(4)　539-549　2009年4月

DOI： 10.1587/transele.E92.C.539 　

ISSN：1745-1353

eISSN：1745-1353
Acceleration of Optical-Flow Extraction Using Dynamically Reconfigurable ALU Arrays. 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 2009 International Conference on Engineering of Reconfigurable Systems & Algorithms, ERSA 2009, July 13-16, 2009, Las Vegas Nevada, USA　291-294　2009年
出版者・発行元： CSREA Press
Evaluation of Interconnect-Complexity-Aware Low-Power VLSI Design Using Multiple Supply and Threshold Voltages 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES　E91A　(12)　3596-3606　2008年12月

DOI： 10.1093/ietfec/e91-a.12.3596 　

ISSN：0916-8508

eISSN：1745-1337
Multi-context FPGA using fine-grained interconnection blocks and its CAD environment 査読有り

Hasitha Muthumala Waidyasooriya, Weisheng Chong, Masanori Hariyama, Michitaka Kameyama

IEICE TRANSACTIONS ON ELECTRONICS　E91C　(4)　517-525　2008年4月

DOI： 10.1093/ietele/e91-c.4.517 　

ISSN：1745-1353

eISSN：1745-1353
Implementation of a Multi-Context FPGA Based on Flexible-Context-Partitioning. 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 2008 International Conference on Engineering of Reconfigurable Systems & Algorithms, ERSA 2008, Las Vegas, Nevada, USA, July 14-17, 2008　201-207　2008年
出版者・発行元： CSREA Press
Design of a multi-context FPVLSI based on an asynchronous bit-serial architecture 査読有り

Waidyasooriya Hasitha Muthumala, Masanori Hariyama, Michitaka Kameyama

2007 IEEE Dallas/CAS Workshop on System-on-Chip (SoC): Design, Applications, Integration, and Software, DCAS-07　59-62　2007年

DOI： 10.1109/DCAS.2007.4433216 　
Dynamically reconfigurable gate array based on fine-grained switch elements and its CAD environment 査読有り

Masanori Hariyama, Waidyasooriya Hasitha Muthumala, Michitaka Kameyama

2006 IEEE Asian Solid-State Circuits Conference, ASSCC 2006　155-158　2006年

DOI： 10.1109/ASSCC.2006.357874 　
GA-based assignment of supply and threshold voltages and interconnection simplification for low power VLSI design 査読有り

Waidyasooriya Hasitha Muthumala, Masanori Hariyama, Michitaka Kameyama

2006 IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS　1264-+　2006年

︎全件表示 ︎最初の5件までを表示

MISC 25

大規模搬送ロボットシステムにおける経路最適化のためのマルチFPGA SQAアクセラレータの設計と並列性能の評価

NGUYEN QUANG Thinh, NGUYEN QUANG Thinh, 松山公丞, 清水啓介, 菅野裕己, 栗本英治, WAIDYASOORIYA Hasitha Muthumala, 西尾昂世, 張山昌論, 人見将, 澤村建太, 大関真之

電子情報通信学会技術研究報告(Web)　125　(184(RECONF2025 50-67))　2025年

ISSN： 2432-6380
通信用ロジック・アルゴリズムを活用した量子古典ハイブリッド求解技術の検討

越川翔太, 保坂有杜, 西川翔太, 小西良明, 篠崎基矢, 大塚朋廣, WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 吉田剛

電子情報通信学会技術研究報告(Web)　123　(329(CS2023 93-103))　2024年

ISSN： 2432-6380
Design of FPGA-based computing systems with openCL

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Kunio Uchiyama

Design of FPGA-Based Computing Systems with OpenCL　1-126　2017年10月24日
出版者・発行元： Springer International Publishing
DOI： 10.1007/978-3-319-68161-0 　
離散最適化問題のためのFPGAベースk-out-of-n生成器の構成

平舘侑樹, WAIDYASOORIYA Hasitha Muthumala, 張山昌論

信号処理シンポジウム講演論文集(CD-ROM)　32nd　2017年
LDAベース推論のためのFPGAアクセラレータ設計

小野泰輔, WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 石垣司

信号処理シンポジウム講演論文集(CD-ROM)　32nd　2017年
OpenCLを用いたステンシル計算用FPGAアクセラレータの最適設計

遠藤司, WAIDYASOORIYA Hasitha Muthumala, 張山昌論

信号処理シンポジウム講演論文集(CD-ROM)　32nd　2017年
OpenCLを用いたステンシル計算向けFPGAプラットフォーム

WAIDYASOORIYA Hasitha Muthumala, 立見駿介, 張山昌論

情報処理学会研究報告(Web)　2016　(HPC-154)　2016年
OpenCLを用いた分子動力学用FPGAアクセラレータの設計

WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 笠原浩太

電子情報通信学会技術研究報告　116　(53(RECONF2016 1-23))　2016年

ISSN： 0913-5685
OpenCLを用いたステンシル計算向けFPGAプラットフォームの設計

WAIDYASOORIYA Hasitha Muthumala, 張山昌論

電子情報通信学会技術研究報告　116　(53(RECONF2016 1-23))　2016年

ISSN： 0913-5685
OpenCLを用いたFDTD計算用FPGAプラットフォームの開発

WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 大寺康夫

電子情報通信学会大会講演論文集(CD-ROM)　2016　2016年

ISSN： 1349-144X
An FPGA Architecture for Text Search Using a Wavelet-Tree-Based Succinct-Data-Structure 査読有り

Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications　354-359　2015年
FPGA-Oriented Design of an FDTD Accelerator Based on Overlapped Tiling

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications　72-77　2015年
Burrows-Wheelerアルゴリズムを用いたDNA塩基配列位置推定のための高並列FPGAアクセラレータ (リコンフィギャラブルシステム)

ウッデヤスーリヤハシタムトゥマラ, 張山昌論, 亀山充隆

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報　114　(75)　17-20　2014年6月11日
出版者・発行元：一般社団法人電子情報通信学会
ISSN： 0913-5685

詳細を見る詳細を閉じる

バイオインフォマティクスではDNA塩基配列位置推定は遺伝子解析において極めて重要な処理である.しかしながら,ソフトウェアによる位置推定処理には数日間の時間がかかる.本論文では、位置推定処理を高速化する高並列FPGAアクセラレータを提案する.データ復号化により、入力ゲノムデータ量を4%までに圧縮し,必要なデータを1サイクルでデコードするハードウェアデコーダを提案する.さらに,カスタムデータパス構築により,ランダムメモリアクセスを高速化する.提案アクセラレータはソフトウェアと比べ15倍の倍以上の高速性を実現した.
FPGA-Accelerator for DNA Sequence Alignment Based on an Efficient Data-Dependent Memory Access Scheme 査読有り

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 5th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies　127-130　2014年
Design of an FPGA-Based FDTD Accelerator Using Open CL

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications　371-375　2014年
Heterogeneous Multicore Platform with Accelerator Templates and Its Implementation on an FPGA with Hard-core CPUs

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms　47-50　2013年
Reducing Floating-Point Error Based on Residue-Preservation and Its Evaluation on an FPGA

Hasitha Muthumala Waidyasooriya, Hirokazu Takahashi, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms　55-58　2013年
Platform and Mapping Methodology for Heterogeneous Multicore Processors

HARIYAMA Masanori, WAIDYASOORIYA Hasitha Muthumala, TAKEI Yasuhiro, KAMEYAMA Michitaka

Interdisciplinary Information Sciences　18　(2)　175-184　2012年12月10日
出版者・発行元： Graduate School of Information Sciences, Tohoku University
ISSN： 1347-6157

詳細を見る詳細を閉じる

Special Issue on Fundamental Aspects and Recent Developments in Multimedia and VLSI Systems
Low-Power Heterogeneous Platform for High Performance Computing and Its Application to 2D-FDTD Computation

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms　147-150　2012年
Hybrid Single/Double Precision Floating-Point Computation on GPU Accelerators for 2-D FDTD

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications　CD ROM　2012年
MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォーム

武井康浩, ウィシディスーリヤハシタムトゥマラ, 張山昌論, 亀山充隆

電子情報通信学会技術研究報告. ICD, 集積回路　111　(258)　73-76　2011年10月17日
出版者・発行元：一般社団法人電子情報通信学会
ISSN： 0913-5685

詳細を見る詳細を閉じる

メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして,CPUとアクセラレータを組み合わせたヘテロジニアスマルチコアアーキテクチャが注目されている.応用に依存して処理の性質,要求仕様などが異なるため,応用に応じて最適なアクセラレータの構成も異なる.そこで,本稿では,再構成可能デバイスであるFPGAを用いてヘテロジニアスマルチコアアーキテクチャのプラットフォームを構築し,応用毎に最適なアーキテクチャを構築することを目的とする.特に,独立制御可能な演算器が2次元アレイ状に接続されたMIMD-2D型アクセラレータを備えるヘテロジニアスマルチコアアーキテクチャのためのFPGAプラットフォームを報告する.
マルチプルアライメントによるヘテロジニアスマルチコアプロセッサでのブロックマッチング高速化

平松義崇, ハシタムトゥマラウィシディスーリヤ, 張山昌論, 野尻徹, 内山邦男

電子情報通信学会技術研究報告. ICD, 集積回路　110　(380)　57-62　2011年1月13日
出版者・発行元：一般社団法人電子情報通信学会
ISSN： 0913-5685

詳細を見る詳細を閉じる

ヘテロジニアスマルチコアプロセッサでは,異なるコア間のデータ転送とアクセラレータ内にある演算器へのデータ供給が大きな問題になる.演算器へのデータ供給の問題に対しては複雑なメモリアロケーションを用いることで高速化可能であるが,コア間で線形転送やストライド転送によるデータ転送が使えず,データ転送を高速化できない問題があった.本論文では,データ転送と演算処理それぞれにおいてアライメントすることで,複雑なメモリアロケーションに対してもデータ転送を高速化する手法を提案する.ブロックマッチングによる検証の結果,提案手法は複雑なメモリアロケーションのみを用いる従来手法と比較してデータ転送時間を42%低減し,提案手法の有効性を確認した.
Data-Transfer-Aware Memory Allocation for Dynamically Reconfigurable Accelerators in Heterogeneous Multicore Processors

Yosuke Ohbayashi, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)　282-288　2011年
FPGA向きヘテロジニアスマルチコアプロセッサ--SIMD形アクセラレータコアとその評価—FPGA-oriented heterogeneous multi-core processor: SIMD-accelerator core its evaluation—集積回路

張山昌論, Hasitha Muthumala Waidyasooriya, 松田岳久

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報　109　(405)　105-108　2010年1月
出版者・発行元：東京 : 電子情報通信学会
ISSN： 0913-5685
C-033 マルチメディア応用ヘテロジニアスマルチコアアーキテクチャのための最適メモリアロケーション(ハードウェア・アーキテクチャ,一般論文)

松田岳久, ウィシディスーリヤハシタムトゥマラ, 張山目論, 亀山充隆

情報科学技術フォーラム講演論文集　8　(1)　511-512　2009年8月20日
出版者・発行元： FIT(電子情報通信学会・情報処理学会)運営委員会

︎全件表示 ︎最初の5件までを表示

産業財産権 3

符号化装置、符号化方法及びプログラム

小林大祐, 大森優也, 中村健, 岩崎裕江, 張山昌論, ウィッデヤスーリヤハシタムトゥマラ

特許第7406208号

産業財産権の種類: 特許権
入出力制御方法、入出力制御プログラム、及び入出力制御装置

小林大祐, 大森優也, 中村健, ウィッデヤスーリヤハシタムトゥマラ, 張山昌論, 岩崎裕江

産業財産権の種類: 特許権
符号化装置、符号化方法及びプログラム

小林大祐, 大森優也, 中村健, 岩崎裕江, 張山昌論, ウィッデヤスーリヤハシタムトゥマラ

産業財産権の種類: 特許権

共同研究・競争的資金等の研究課題 6

Transformerのための高効率ヘテロジニアスカスタムアクセラレータ基盤

張山昌論, Waidyasooriya Ha

提供機関：Japan Society for the Promotion of Science

制度名：Grants-in-Aid for Scientific Research

研究種目：Grant-in-Aid for Scientific Research (B)

研究機関：Tohoku University

2024年4月1日～ 2028年3月31日
量子アニーリングアシスト材料計算科学のためのカスタムアクセラレータ基盤

張山昌論, Waidyasooriya Ha

提供機関：Japan Society for the Promotion of Science

制度名：Grants-in-Aid for Scientific Research

研究種目：Grant-in-Aid for Scientific Research (B)

研究機関：Tohoku University

2020年4月1日～ 2024年3月31日

詳細を見る詳細を閉じる

分子構造の最適化手法のためのFPGAを用いた大規模かつ高速な量子アリーリングシミュレータのアーキテクチャを確立した．昨年度に基本的なアーキテクチャを確立した「スパースイジングモデルに基づく高速アーキテクチャ」の大規模実装に対して取り組みを行った．量子ビットごとに処理要素(PE)を用意しているためハードウェア量が多いという課題を解決するために，複数の量子ビットを同一のPEに割り当てるなどの対応を検討した．複数の量子ビットの値をPEへの入力とするために，複数入力を制御するチャネルを開発し，入力数に依存せずに同じハードウェアを使えるように直列で入力を受け付ける構成とした．それにより実装できる量子ビット数は数倍以上に向上した．また，このアーキテクチャでは，応用ごとに異なる回路を生成する必要があるため，そのような回路をイジングモデルから自動生成する，設計環境の開発も合わせて行った．応用問題がイジングモデルで与えられた場合に，そのグラフ構造を解析し，並列に実行されるノードを異なるPEに割り当てるようにクラスタリングを行うアルゴリズムを開発した．本年度開発したマッピングアルゴリズムでは，マッピングアルゴリズムの最初の取り組みとしてPE間の通信量を考慮しないという前提でアルゴリズムを開発した．マッピングの問題は組み合わせ探索問題となるが，探索空間が膨大となるために，ヒューリスティックなアルゴリズムを実装した．
大規模量子アニーリングのための超高速FPGAシミュレーター

Waidyasooriya Ha

提供機関：Japan Society for the Promotion of Science

制度名：Grants-in-Aid for Scientific Research

研究種目：Grant-in-Aid for Scientific Research (C)

研究機関：Tohoku University

2019年4月1日～ 2023年3月31日

詳細を見る詳細を閉じる

(1) 大規模量子アニーリングシミュレーション: スピン数が増えると結合係数が急増し大容量のメモリが必要になる．結合係数をあらかじめ保存せずに，FPGA内に生成する提案手法で20万スピン以上のシミュレーションに成功した. (2) 高速化: シミュレーションに用いる量子モンティカルロ法は並列化が難しい手法である．トロッタ並列性を提案し，CPUの直列実装の290倍の高速化を達成できた． (3) 高精度化：データの依存関係を守りながら高並列化を行うため演算結果の精度は非常に良くなる．MQlibベンチマークを使って評価した結果D-Wave量子コンピュータの結果と99%以上一致することは確認できた．
圧縮したまま演算可能なデータ表現に基づくスマートストレージの開発

Waidyasooriya Ha

提供機関：Japan Society for the Promotion of Science

制度名：Grants-in-Aid for Scientific Research

研究種目：Grant-in-Aid for Young Scientists (B)

研究機関：Tohoku University

2015年4月1日～ 2017年3月31日

詳細を見る詳細を閉じる

多くの文字列処理ではビッグデータが用いられ，データアクセスが処理のボトルネックになることが多い．本研究ではデータアクセスに着目し，圧縮したまま演算できるような簡潔データ構造とその演算回路構成を提案した．ウェーブレット木を用いた階層的なデータ構造を用いられることにより，データ量が２７％まで削減した．その結果メモリアクセスを７３％まで削減できた．本研究では，データアクセス削減のための簡潔データ表現に基づいたスマートストレージ構造を提案した．それを用い，遺伝子配列位置推定や文字列検索処理を高速化するアクセラレータを再構成可能な集積回路（FPGA）上で実装し，従来のCPUの２１倍の高速処理を実現した．
組み込みＨＰＣ向けカスタムアクセラレータ統合型ヘテロジニアス計算基盤技術の開拓

張山昌論, ウィシディスーリヤハシタムトゥマラ

提供機関：Japan Society for the Promotion of Science

制度名：Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (B)

研究種目：Grant-in-Aid for Scientific Research (B)

研究機関：Tohoku University

2012年4月1日～ 2016年3月31日

詳細を見る詳細を閉じる

本研究では，従来のCPUコア・GPUアクセラレータコア構成に加えて，FPGAをカスタムアクセラレータとして用いる構成を対象とし，データ転送ボトルネックを解消するアーキテクチャ，および高水準ユーザーコードに対して性能を最大限引き出す手法を研究する．近年のHPC計算は様々なアルゴリズムは複雑化しておりCPUや固定的なデータパスをもつGPUだけではエネルギー効率のよい処理が難しい．そこでFPGAにより「応用にカスタマイズされた計算機」を構築し，CPU・GPUのプログラムと共に，広義のプログラムであるFPGA回路構成情報を自動生成するシステムコンパイラを開発する．
カスタムアクセラレータを有する高性能計算ヘテロジニアスプラットフォーム

亀山充隆, HASITHAMUTHUMALA Waidyasooriya

2011年～ 2013年

詳細を見る詳細を閉じる

本研究プロジェクトでは, 高性能・低消費電力な高性能演算"Green HPC (High Performance Computing)"の実現のため, CPU, GPU(グラフィック処理ユニット)そして"FPGAカスタムアクセラレータ"からなるヘテロジニアスな構成を想定し, それにユーザープログラムを自動マッピングするソフトウェア群の開発を目的である. 本年度では, 構築したGreen HPCプラットフォームの性能を以下の具体的なアプリケーションにより評価した. 雷磁界解析におけるFDTD (Finite-Difference Time-Domain)シミュレーション FDTDシミュレーションでは倍精度浮動小数点演算を使わなければならない場合が多く, 1つのデータを64ビットを使い表すためデータ量が大きくなりデータ転送はボトルネックになる. 本研究では, 高い演算精度が必要な電磁界の変動が激しい領域と低い演算精度でも十分な変動が少ない領域に分解した. それぞれの領域を順番に倍精度浮動小数点と32ビット固定小数点に分けて計算できる手法を提案した. 提案の浮動小数点・固定小数点ハイブリッド演算手法をFPGAで実装した結果GPUと同等な性能をその10%以下の消費電力で達成可能であることを発表した. ビッグデータを扱うDNA塩基配列位置推定処理ゲノムを構成するDNA分子の塩基配列はA, T, C, Gの4種類の要素で構成されている. 塩基配列の要素が30億以上の膨大な数であり, そのデータアクセスがボトルネックになるため, 通常のCPUを接続したPCクラスターベースのスーパーコンピュータでの処理時間が数日～1週間程度かかる. 本研究では, ホスト側でデータを圧縮して転送を行い, FPGAの中でハードウェアによりワンステップで伸張できるような圧縮手法を提案した. 圧縮データアクセスとFPGA上にカスタムデータパスを設計することにより, CPUのランダムアクセス速度の20倍から50倍程度のメモリアクセス速度を達成した.

︎全件表示 ︎最初の5件までを表示